二進(jìn)制解碼器是另一個(gè)由各個(gè)邏輯門構(gòu)成的組合邏輯電路，與編碼器完全相反

名稱“解碼器”意味著從一種格式轉(zhuǎn)換或解碼編碼信息因此，二進(jìn)制解碼器使用2 n 輸出將“n”個(gè)二進(jìn)制輸入信號(hào)轉(zhuǎn)換為等效代碼。

二進(jìn)制解碼器是另一種類型的數(shù)字邏輯器件，具有2位，3位或4位代碼的輸入，具體取決于數(shù)據(jù)輸入線的數(shù)量，因此具有兩位或更多位的解碼器將被定義為具有 n 位代碼，因此可以表示2個(gè) n 可能的值。因此，解碼器通常通過將其 n 輸出中的一個(gè)精確地設(shè)置為邏輯“1”來將二進(jìn)制值解碼為非二進(jìn)制值。

如果二進(jìn)制解碼器接收 n 輸入（通常分組為單個(gè)二進(jìn)制或布爾數(shù)），它根據(jù)所有其他輸入激活其中一個(gè)且只有一個(gè) 2 n 輸出輸出已停用。

因此，例如，逆變器（ NOT-gate ）可歸類為1- to-2二進(jìn)制解碼器可以作為1輸入和2輸出（2 1 ）是可能的，因?yàn)檩斎?A 它可以產(chǎn)生兩個(gè)輸出 A 和 A （非-A）如圖所示。

然后我們可以說標(biāo)準(zhǔn)組合邏輯解碼器是 n-to-m 解碼器，其中m≤2 n ，其輸出 Q 僅取決于其當(dāng)前輸入狀態(tài)。換句話說，二進(jìn)制解碼器查看其當(dāng)前輸入，確定其輸入端存在哪個(gè)二進(jìn)制代碼或二進(jìn)制數(shù)，并選擇與該二進(jìn)制輸入相對(duì)應(yīng)的適當(dāng)輸出。

二進(jìn)制解碼器將編碼輸入轉(zhuǎn)換為編碼輸出，其中輸入和輸出代碼不同，解碼器可用于“解碼”二進(jìn)制或BCD（8421代碼）輸入模式，通常為十進(jìn)制輸出代碼。通?？捎玫腂CD到十進(jìn)制解碼器包括TTL 7442或CMOS 4028.通常，解碼器輸出代碼通常具有比其輸入代碼更多的位，并且實(shí)際的“二進(jìn)制解碼器”電路包括2到4,3到8和4到16行配置。

2到4行解碼器及其真值表的一個(gè)例子如下：

2到4二進(jìn)制解碼器

上面這個(gè)簡(jiǎn)單的例子2到4行二進(jìn)制解碼器由四個(gè) AND 門組成。標(biāo)記為 A 和 B 的2個(gè)二進(jìn)制輸入被解碼為4個(gè)輸出之一，因此描述了2到4個(gè)二進(jìn)制解碼器。每個(gè)輸出代表2個(gè)輸入變量的一個(gè)miniterms（每個(gè)輸出=一個(gè)miniterm）。

二進(jìn)制輸入 A 和 B 確定哪個(gè) Q0 到 Q3 的輸出線在邏輯電平“1”處于“高電平”，而其余輸出在邏輯“0”處保持“低電平”，因此只有一個(gè)輸出可以是任何時(shí)候都有效（HIGH）。因此，無論哪個(gè)輸出線為“高”都標(biāo)識(shí)輸入處存在的二進(jìn)制代碼，換句話說，它“解碼”二進(jìn)制輸入。

某些二進(jìn)制解碼器有一個(gè)標(biāo)記為“啟用”的附加輸入引腳，用于控制器件的輸出。這個(gè)額外的輸入允許解碼器輸出根據(jù)需要變?yōu)椤癘N”或“OFF”。這些類型的二進(jìn)制解碼器通常用作微處理器存儲(chǔ)器應(yīng)用中的“存儲(chǔ)器地址解碼器”。

74LS138二進(jìn)制解碼器

我們可以說二進(jìn)制解碼器是一個(gè)多路分解器，帶有一條額外的數(shù)據(jù)線，用于啟用解碼器。查看解碼器電路的另一種方法是將輸入 A ， B 和 C 視為地址信號(hào)。 A ， B 或 C 的每個(gè)組合都定義了一個(gè)唯一的內(nèi)存地址。

我們已經(jīng)看到了2-to -4線二進(jìn)制解碼器（TTL 74155）可用于解碼任何2位二進(jìn)制代碼，以提供四個(gè)輸出，每個(gè)輸出組合一個(gè)輸出。但是，有時(shí)需要使用二進(jìn)制解碼器，其輸出數(shù)量大于可用數(shù)量，因此通過添加更多輸入，解碼器可能會(huì)提供2個(gè) n 更多輸出例如，具有3個(gè)二進(jìn)制輸入（ n = 3 ）的解碼器將產(chǎn)生3到8行解碼器（TTL 74138）和4個(gè)輸入（ n = 4 ）會(huì)生成一個(gè)4到16行解碼器（TTL 74154），依此類推。但是解碼器也可以有少于2個(gè) n 輸出，例如BCD到七段解碼器（TTL 7447），它有4個(gè)輸入，只有7個(gè)有效輸出來驅(qū)動(dòng)顯示而不是全16（ 2 4 ）輸出正如您所期望的那樣。

這里使用兩個(gè)較小的3到3實(shí)現(xiàn)了更大的4（3個(gè)數(shù)據(jù)加1個(gè)使能）到16行二進(jìn)制解碼器。 8個(gè)解碼器。

4到16二進(jìn)制解碼器配置

輸入 A，B，C 用于選擇任一解碼器上的哪個(gè)輸出處于邏輯“1”（HIGH），輸入 D 與使能輸入一起使用以選擇哪個(gè)編碼器第一個(gè)或第二個(gè)將輸出“1”。

然而，可用于一個(gè)特定解碼器的輸入數(shù)量有限制，因?yàn)?n 增加，產(chǎn)生輸出所需的 AND 門的數(shù)量也變得更大，導(dǎo)致用于驅(qū)動(dòng)它們的門的扇出變大。

Thi只需使用逆變器，（ NOT Gates ）和 AND 門即可實(shí)現(xiàn)有源 - “HIGH”解碼器的類型。使用 AND 門作為輸出的基本解碼元件很方便，因?yàn)橹挥挟?dāng)它的所有輸入都是邏輯“1”時(shí)才會(huì)產(chǎn)生“HIGH”或邏輯“1”輸出。

但是一些二進(jìn)制解碼器是使用 NAND 門而不是 AND 門構(gòu)建的，用于解碼輸出，因?yàn)?NAND 門比較便宜產(chǎn)生比 AND ，因?yàn)樗鼈冊(cè)谠O(shè)計(jì)中需要更少的晶體管來實(shí)現(xiàn)。

使用 NAND 門作為解碼元件，導(dǎo)致激活 - “低”輸出，其余輸出為“高”。當(dāng) NAND 門產(chǎn)生具有反相輸出的 AND 操作時(shí)， NAND 解碼器使用其反轉(zhuǎn)真值表看起來像這樣。

2到4線NAND二進(jìn)制解碼器

然后用于 NAND 解碼器，在任何給定時(shí)間只有一個(gè)輸出可以為低電平且等于邏輯“0”，所有其他輸出在邏輯“1”時(shí)為高電平。

解碼器還可以使用附加的“啟用”輸入引腳，通過分別對(duì)其應(yīng)用邏輯“1”或邏輯“0”，允許解碼輸出“開”或“關(guān)”。因此，例如，當(dāng)使能輸入處于邏輯電平“0”時(shí)，（EN = 0）所有輸出在邏輯“0”（對(duì)于AND門）處于“OFF”，而不管輸入的狀態(tài) A 和 B 。

通常要實(shí)現(xiàn)此啟用功能，2輸入 AND 或 NAND 門將替換為3輸入 AND 或 NAND 門。附加輸入引腳代表使能功能。

存儲(chǔ)器地址解碼器

二進(jìn)制解碼器最常用于更復(fù)雜的數(shù)字系統(tǒng)，以訪問特定的存儲(chǔ)器位置基于計(jì)算設(shè)備產(chǎn)生的“地址”。在現(xiàn)代微處理器系統(tǒng)中，所需的存儲(chǔ)器量可能非常高，并且通常只有一個(gè)以上的單個(gè)存儲(chǔ)器芯片。

克服這個(gè)問題的一種方法是將許多單獨(dú)的存儲(chǔ)器芯片連接在一起并讀取常見“數(shù)據(jù)總線”上的數(shù)據(jù)。為了防止數(shù)據(jù)同時(shí)從每個(gè)存儲(chǔ)器芯片“讀取”，每個(gè)存儲(chǔ)器芯片被單獨(dú)選擇一個(gè)，這個(gè)過程稱為地址解碼。

在這種類型的應(yīng)用中，地址代表編碼數(shù)據(jù)輸入，輸出是特定的存儲(chǔ)元件選擇信號(hào)。每個(gè)存儲(chǔ)器芯片具有稱為芯片選擇或CS的輸入，MPU（微處理器單元）使用該輸入以在需要時(shí)選擇適當(dāng)?shù)拇鎯?chǔ)器芯片。通常，芯片選擇（ CS ）輸入上的邏輯“1”選擇存儲(chǔ)器件，而輸入上的邏輯“0”取消選擇它。

所以通過選擇或一次取消選擇一個(gè)芯片，允許我們?yōu)樘囟ǖ牡刂肺恢眠x擇正確的存儲(chǔ)器地址設(shè)備。地址解碼的優(yōu)點(diǎn)是，當(dāng)我們指定一個(gè)特定的存儲(chǔ)器地址時(shí)，相應(yīng)的存儲(chǔ)器位置只存在于其中一個(gè)芯片中。

例如，Lets假設(shè)我們有一個(gè)非常簡(jiǎn)單的微處理器系統(tǒng)，只有1Kb（一千字節(jié)）的RAM存儲(chǔ)器和10個(gè)可用的存儲(chǔ)器地址線。存儲(chǔ)器由128×8位（128×8 = 1024字節(jié)）器件組成，對(duì)于1Kb，我們需要8個(gè)獨(dú)立的存儲(chǔ)器芯片，但為了選擇正確的存儲(chǔ)器芯片，我們還需要一個(gè)3到8行的二進(jìn)制解碼器如下所示。

內(nèi)存地址解碼

二進(jìn)制解碼器只需要3個(gè)地址行，（ A 0 到 A 2 ）選擇8個(gè)芯片中的每一個(gè)（下半部分）地址），其余8個(gè)地址線（ A 3 到 A 10 ）選擇正確的存儲(chǔ)位置在該芯片上（地址的上半部分）。

使用地址總線選擇了存儲(chǔ)單元后，特定內(nèi)部存儲(chǔ)單元的信息被發(fā)送到公共“數(shù)據(jù)總線”供本地使用。微處理器。這當(dāng)然是一個(gè)簡(jiǎn)單的例子，但所有類型的存儲(chǔ)器芯片或模塊的原理保持不變。

二進(jìn)制解碼器是非常有用的設(shè)備，用于將一種數(shù)字格式轉(zhuǎn)換為另一種數(shù)字格式，例如二進(jìn)制或BCD類型數(shù)據(jù)轉(zhuǎn)換為十進(jìn)制或八進(jìn)制等，常用的解碼器IC是TTL 74LS138 3到8線路二進(jìn)制解碼器或74ALS154 4到16線路解碼器。它們對(duì)于連接7段顯示器非常有用，例如TTL 74LS47，我們將在下一個(gè)教程中查看。