近年來，由于PMIC、WiFi/BT組合、收發(fā)器、圖像傳感器、模擬/數(shù)字功能等智能手機功能的巨大推動力，WLP市場對扇入的需求異常旺盛。目前，WLP領(lǐng)域的扇入市場預(yù)計將從2018年的29億美元穩(wěn)步增長到2024年的44億美元，CAGR為6.5%。

扇入式WLP封裝通常需要在晶圓級進(jìn)行全功能測試，然后是機械刀片切割。然而，機械刀片切割可能會導(dǎo)致前側(cè)切屑或背面切屑，這將導(dǎo)致在SMT工藝之前無法檢測到的良率問題。此外，由于要求更薄的外形是消費產(chǎn)品的主要發(fā)展趨勢之一，die在機械上更加易碎，這給供應(yīng)鏈參與者帶來了新的挑戰(zhàn)。

隨著薄扇入WLP die升級到大規(guī)模生產(chǎn)，這一良率損失不能再不解決，因為成本越來越敏感。廠商對這種潛在的失敗非常警惕，并且已經(jīng)開始積極地尋求解決方案。他們正在尋求改善目前的工藝，以更好的性能和提高板級的可靠性，實質(zhì)上就是為扇入WLP的die提供側(cè)壁保護(hù)。同樣重要的是，基于200毫米和300毫米的晶圓都支持扇入式WLP的生產(chǎn)。因此，無論原始晶圓的大小，這種解決方案必須能夠管理和處理die。超越扇入式WLP，扇出式封裝，能滿足所有的要求，已被評估為最佳選擇之一，并作為最終采用的技術(shù)，以解決這些重大挑戰(zhàn)。

高通已與OSAT合作，通過扇出式封裝改進(jìn)PMIC側(cè)壁保護(hù)。高通公司第一次從ASE轉(zhuǎn)向Deca的扇出式封裝技術(shù)——M系列，用于處理PMIC扇入WLP die周圍的側(cè)壁保護(hù)。雖然它是Deca的技術(shù)，但處理仍然是由ASE完成的。Deca的M系列是一種堅固的，完全成型的扇出工藝，為晶圓級芯片級封裝(WLCSP)技術(shù)提供高可靠性。在高通的PMIC案例中，Deca的M系列提供了一個4面die保護(hù)，可以解決die的側(cè)壁開裂。由于成本考慮，對背面切屑的保護(hù)是不處理的。高通的新PMIC采用了Deca的M系列技術(shù)，并用于三星Galaxy S10（采用高通驍龍855），這是前所未有的。

Deca公司的M系列由于其在BLR中的可靠性和更好的裂縫和跌落測試結(jié)果等優(yōu)點而被高通公司選為PMIC die的封裝技術(shù)。M系列是一種芯片優(yōu)先的表面處理工藝，在焊料和die之間有一個自然增加的EMC層。這也可以看作是一個應(yīng)力緩沖層，使更大的焊錫球被放置在更好的螺距，提供顯著的更高的可靠性。此外，該工藝還優(yōu)化了M系列電磁兼容的性能，其力學(xué)性能與FC CSP中的IC基板類似，給人以深刻的印象。

Deca這個M系列技術(shù)在商業(yè)上的勝利向其他競爭技術(shù)發(fā)出了強烈信號，造成了整個扇出供應(yīng)鏈的連鎖反應(yīng)。據(jù)了解，M系列的BLR性能比eWLB和扇入高出約3倍，并且在類似的厚薄FC CSP范圍內(nèi)。這有四個重要的原因：首先，在WLP裸硅die中，業(yè)界已將扇出封裝作為首選技術(shù)，因為切割會導(dǎo)致切屑，而且更薄的尺寸標(biāo)準(zhǔn)會加劇這種情況；其次，在扇出封裝技術(shù)中，最流行的eWLB是由許多大公司，如ASE、Amkor(前Nanium)和JCET集團(前StatsChipPAC)授權(quán)和使用的，因為它是一個芯片優(yōu)先的面朝下流程。這種工藝流程在die和焊料之間沒有額外的EMC層，這是提高BLR性能的有利因素；第三，雖然FC CSP在BLR性能上與M系列相當(dāng)，但在移動應(yīng)用中，趨勢是更薄，因此，由于IC基板厚度的增加，F(xiàn)C CSP失去了吸引力。據(jù)了解，M系列甚至可以超過薄FC CSP的BLR性能；最后，物有所值。盡管Deca的M系列ASP高于eWLB，是扇入WLP的兩倍，但由于可靠性和質(zhì)量的提高，良率的提高遠(yuǎn)遠(yuǎn)超過了M系列ASP的高利潤率。Deca的M系列對客戶的吸引力是由于它的技術(shù)價值，而不是降低成本。

此外，將M系列工藝流程和最終結(jié)構(gòu)與臺積電的inFO進(jìn)行比較，因為兩者都是芯片優(yōu)先面朝上流程，盡管這兩種技術(shù)服務(wù)于不同的市場細(xì)分和設(shè)備領(lǐng)域。值得注意的是，臺積電的inFO并沒有額外的類似Deca的M系列的EMC層，臺積電在die和焊料之間只有PBO薄膜。另外，臺積電inFO的Cu Stud比Deca的M系列短，增加了一層Cu RDL。據(jù)信，臺積電正試圖通過更大的Cu RDL來補償光刻的有限分辨率，這不同于Deca的專有自適應(yīng)模式，該工藝是為了克服模移問題而開發(fā)的，其中RDL VIA與Cu Stud的值為+/-0.2um。

最主要的好處在于，扇出封裝擴展了I/O面積，提高了die集成的限制和靈活性，所有這些都是在較薄的厚度范圍內(nèi)完成的。顯然，現(xiàn)有的扇出封裝解決方案，如eWLB和inFO將繼續(xù)專注于I/O的“扇出”，另一方面，Deca的M系列為扇入die提供了可靠的側(cè)壁保護(hù)解決方案，這是一個新的好處。這種方法與傳統(tǒng)的扇出封裝市場有著顯著的區(qū)別，并有助于解決許多可制造性、成本、量產(chǎn)和可靠性問題?？傊珼eca的M系列在低密度扇出封裝或核心扇出市場上取得了令人印象深刻的突破。

來源：Favier Shoo，Yole Développement半導(dǎo)體和軟件部門技術(shù)和市場分析師；

Stéphane Elisabeth，System Plus咨詢公司射頻、傳感器和先進(jìn)封裝成本分析專家；

Santosh Kumar，Yole韓國首席分析師和封裝、裝配和基材研究總監(jiān)

編譯：南山