RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

硬件設(shè)計中教你如何正確的約束時鐘

FPGA學(xué)習(xí)交流 ? 2019-07-15 15:35 ? 次閱讀

現(xiàn)在的硬件設(shè)計中,大量的時鐘之間彼此相互連接是很典型的現(xiàn)象。為了保證Vivado優(yōu)化到關(guān)鍵路徑,我們必須要理解時鐘之間是如何相互作用,也就是同步和異步時鐘之間是如何聯(lián)系。

同步時鐘是彼此聯(lián)系的時鐘。例如,由MMCM或PLL生成的兩個相同周期的時鐘是典型的同步時鐘。如果MMCM或PLL生成了不同周期的時鐘,那么我們最好把他們當(dāng)作異步時鐘處理,需要用到相應(yīng)的同步技術(shù)。你可以通過運行report_clock_interaction生成報告,然后看報告中的“Path Req (WNS)”列、“Clock Pair Classification”列和 “Clock Pair Classification”列可以容易的辨別出同步時鐘。下面是3個場景,你需要使用合適的時鐘約束處理異步時鐘之間的關(guān)系。

1. 如果時鐘互聯(lián)報告有很多(或者一個)紅色的"Timed (unsafe)" 或者還有桔色的"Partial False Path (unsafe)"方框,那你應(yīng)該是沒有正確地對異步時鐘約束。如果你的設(shè)計中有大量的跨時鐘域的異步時鐘,那么你需要對那些時鐘互聯(lián)約束。

2. 在時鐘互聯(lián)報告中看"Clock Pair Classification" 和 "Inter-Clock Constraints"這兩列。如果時鐘對類型是"No Common Clock" 或者 "No Common Period"或者Inter-clock約束顯示"Timed (unsafe)",就要把這種互聯(lián)當(dāng)作異步時鐘。

3. 如果“Path Requirement (WNS)”列顯示時序非常緊,典型的是小于1ns,或者“Inter-Clock Constraints”列標(biāo)記為時序“Unsafe”,或者“Partial False Path (unsafe)”,那么你需要把這種時鐘互聯(lián)看作異步時鐘。

如果“WNS Path Requirement (ns)”這一列的值是合理的(>1 ns), 并且"Inter-Clock Constraints”是滿足的,同時,“Clock Pair Classification”是“干凈”的,那么這樣的時鐘互聯(lián)可以被看作是同步的,你不需要添加任何時序約束。時序工具會自動的把那些路徑當(dāng)作同步路徑處理。



為了正確約束跨時鐘域的路徑,需要考慮以下4個方面:

1. 如果兩個時鐘之間沒有路徑,在兩個時鐘之間可以簡單的使用set_clock_groups 或者set_false_path約束

2. 如果跨時鐘域路徑都是一位的,那么你可以在兩個時鐘之間使用set_clock_groups 或者 set_false_path。

3. 如果路徑都是多位的路徑,你需要考慮延遲和數(shù)據(jù)位的偏移,然后使用set_max_delay –datapath_only 和set_bus_skew約束。

4. 如果在兩個時鐘域之間存在單位和多位混合的跨時鐘域路徑,那么對于單位的跨時鐘域路徑要明確的對每一條路徑設(shè)置偽路徑來約束,對于多位的跨時鐘域路徑,使用set_max_delay –datapath_only 和 set_bus_skew約束。

如果時鐘是同步的,不需要任何約束。vivado的靜態(tài)時鐘分析工具會自動的設(shè)定路徑的時序。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
收藏 人收藏

    評論

    相關(guān)推薦

    時序約束一主時鐘與生成時鐘

    的輸出,對于Ultrascale和Ultrascale+系列的器件,定時器會自動地接入到GT的輸出。 1.2 約束設(shè)置格式 主時鐘約束使用命令create_clock進行創(chuàng)建,進入Timing
    的頭像 發(fā)表于 11-29 11:03 ?293次閱讀
    時序<b class='flag-5'>約束</b>一主<b class='flag-5'>時鐘</b>與生成<b class='flag-5'>時鐘</b>

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設(shè)計和分析起著至關(guān)重要的作用。 一、電氣
    的頭像 發(fā)表于 08-25 09:34 ?848次閱讀

    深度解析FPGA的時序約束

    建立時間和保持時間是FPGA時序約束兩個最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發(fā)表于 08-06 11:40 ?659次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的時序<b class='flag-5'>約束</b>

    谷景教你正確處理貼片電感表面開裂故障

    谷景教你正確處理貼片電感表面開裂故障 編輯:谷景電子 貼片電感作為當(dāng)下應(yīng)用普遍的一種電子元器件,我們在很多電子產(chǎn)品上都可以看到貼片電感的存在。大部分人在使用貼片電感的時候,都會遇到電感表面開裂的故障
    的頭像 發(fā)表于 07-10 21:21 ?337次閱讀

    Xilinx FPGA編程技巧之常用時序約束詳解

    的異常路徑(Path specific exceptions),使用虛假路徑、多周期路徑約束 一、輸入約束Input Constraint OFFSET IN約束限定了輸入數(shù)據(jù)和輸入
    發(fā)表于 05-06 15:51

    時序約束實操

    添加約束的目的是為了告訴FPGA你的設(shè)計指標(biāo)及運行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加到工程,需要熱復(fù)制到別的指定目錄或
    的頭像 發(fā)表于 04-28 18:36 ?2288次閱讀
    時序<b class='flag-5'>約束</b>實操

    Xilinx FPGA的約束設(shè)置基礎(chǔ)

    LOC約束是FPGA設(shè)計中最基本的布局約束和綜合約束,能夠定義基本設(shè)計單元在FPGA芯片中的位置,可實現(xiàn)絕對定位、范圍定位以及區(qū)域定位。
    發(fā)表于 04-26 17:05 ?1185次閱讀
    Xilinx FPGA的<b class='flag-5'>約束</b>設(shè)置基礎(chǔ)

    谷景教你如何正確選擇鐵氧體磁芯電感的規(guī)格

    谷景教你如何正確選擇鐵氧體磁芯電感的規(guī)格 編輯:谷景電子 我們都知道在電感方案的應(yīng)用,選型工作至關(guān)重要。近年來隨著電子設(shè)備功能的不斷增強與完善,電磁兼容性成為了電路設(shè)計不可忽視的問
    的頭像 發(fā)表于 04-24 16:14 ?436次閱讀

    Xilinx FPGA編程技巧之常用時序約束詳解

    ,這一約束降低工具的布線難度而又不會影響時序性能。這種約束通常用在有時鐘使能控制的同步元件路徑。 必須說明的是上圖Enable信號的產(chǎn)生周期必須大于等于n*PERIOD,且每
    發(fā)表于 04-12 17:39

    谷景教你正確解決扼流圈功率電感噪音問題

    谷景教你正確解決扼流圈功率電感噪音問題 編輯:谷景電子 扼流圈功率電感噪音是比較常見的一個應(yīng)用故障,噪音的問題對扼流圈功率電感的應(yīng)用和電路的運行穩(wěn)定性還是會有很直接的影響的。如果發(fā)現(xiàn)電感在應(yīng)用中出
    的頭像 發(fā)表于 03-25 22:36 ?317次閱讀

    從DeepSleep模式過渡到活動模式時,IMO和ECO時鐘在喚醒過程是如何運行的呢?

    ) 在 DeepSleep-Act &gt; ive 過渡期間,IMO 是通過硬件操作啟用的,這是正確的嗎? 問題 2) 當(dāng)使用 ECO 作為 FLL/PLL 參考時鐘時,它在
    發(fā)表于 01-24 07:52

    網(wǎng)絡(luò)時鐘同步有哪些要求?如何在5G網(wǎng)絡(luò)測試時間與時鐘同步?

    網(wǎng)絡(luò)時鐘同步有哪些要求?要注意哪些問題?如何在5G網(wǎng)絡(luò)測試時間與時鐘同步? 網(wǎng)絡(luò)時鐘同步是指在計算機網(wǎng)絡(luò),各個
    的頭像 發(fā)表于 01-16 16:03 ?1372次閱讀

    異步電路時鐘同步處理方法

    異步電路時鐘同步處理方法? 時鐘同步在異步電路是至關(guān)重要的,它確保了電路的各個部件在正確
    的頭像 發(fā)表于 01-16 14:42 ?1168次閱讀

    FPGA時鐘的用法

    生成時鐘包括自動生成時鐘(又稱為自動衍生時鐘)和用戶生成時鐘。自動生成時鐘通常由PLL或MMCM生成,也可以由具有分頻功能的
    的頭像 發(fā)表于 01-11 09:50 ?1839次閱讀
    FPGA<b class='flag-5'>中</b><b class='flag-5'>時鐘</b>的用法

    【Vivado約束學(xué)習(xí)】 時鐘約束介紹

    在數(shù)字設(shè)計,時鐘代表從寄存器(register)到寄存器可靠傳輸數(shù)據(jù)的時間基準(zhǔn)。
    的頭像 發(fā)表于 01-04 09:16 ?3061次閱讀
    【Vivado<b class='flag-5'>約束</b>學(xué)習(xí)】 <b class='flag-5'>時鐘</b><b class='flag-5'>約束</b>介紹
    RM新时代网站-首页