1、74LS163的功能及同步置數(shù)法

74LS163是集成4位二進(jìn)制加法計(jì)數(shù)器，功能表如表1所示。其中CLK為時(shí)鐘脈沖輸入端、ENP及ENT為計(jì)數(shù)控制端、LOAD為同步預(yù)置數(shù)控制端、CLＲ為同步清零控制端、DCBA為預(yù)置數(shù)輸入端、QDQCQBQA為狀態(tài)輸出端、ＲCO為進(jìn)位輸出端，芯片74IS163有從0000—111l共16個(gè)計(jì)數(shù)狀態(tài)。

采用74LS163的同步預(yù)置數(shù)控制端或同步清零端構(gòu)成進(jìn)制計(jì)數(shù)器，方法是讓計(jì)數(shù)循環(huán)過(guò)程跳過(guò)SN以及后面的各個(gè)狀態(tài)，直接從SN-1狀態(tài)轉(zhuǎn)到全0狀態(tài)?；痉椒ㄓ星辶惴ê椭脭?shù)法。

用同步置數(shù)法將74LS163構(gòu)成N進(jìn)制計(jì)數(shù)器，使用計(jì)數(shù)和同步置數(shù)功能時(shí)，需要在狀態(tài)SN-1時(shí)給計(jì)數(shù)器的同步置數(shù)端發(fā)一個(gè)有效脈沖，使計(jì)數(shù)器在下一個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)轉(zhuǎn)到全0狀態(tài)而非SN狀態(tài)。同時(shí)，按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的預(yù)置數(shù)端必須設(shè)置為零，按逆排序計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器和按任意排序計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的預(yù)置數(shù)端必須設(shè)置為計(jì)數(shù)狀態(tài)中的最小數(shù)。

設(shè)計(jì)按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的步驟：

（1）寫(xiě)出N進(jìn)制狀態(tài)SN-1的二進(jìn)制代碼。

（2）寫(xiě)出SN-1狀態(tài)的譯碼PN-1。因?yàn)槔猛街脭?shù)法構(gòu)成的N進(jìn)制加法計(jì)數(shù)器時(shí)，狀態(tài)SN—S2n-1不會(huì)出現(xiàn)，對(duì)應(yīng)的最小項(xiàng)可作為隨意項(xiàng)處理，利用這些隨意項(xiàng)化簡(jiǎn)后，狀態(tài)SN-1中代碼為0的各個(gè)觸發(fā)器的輸出Q可被消去，所以譯碼時(shí)只要將SN-1狀態(tài)中代碼為1的各個(gè)觸發(fā)器的輸出Q相乘即可。

（3）寫(xiě)出置數(shù)邏輯表達(dá)式，即LD=PN-1。（4）74LS163其他輸入端的設(shè)置，ENP=ENT=1，CＲ=1，DCBA=0000。

2、利用74LS163同步置數(shù)法構(gòu)成N進(jìn)制計(jì)數(shù)器的不同方法

2．1、按自然態(tài)序計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器（取前N個(gè)狀態(tài)）

前面所介紹的構(gòu)成N進(jìn)制的方法，都是按自然態(tài)序計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。此處不再重述。

2．2、按逆排序計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器（取后N個(gè)狀態(tài)）

當(dāng)取后N個(gè)狀態(tài)來(lái)構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，因?yàn)樾枰?jì)的最大數(shù)與所用計(jì)數(shù)器的最大計(jì)數(shù)相同，所以可用進(jìn)位輸出信號(hào)ＲCO來(lái)控制置數(shù)控制端LOAD，這樣當(dāng)計(jì)數(shù)器輸出最大數(shù)并產(chǎn)生進(jìn)位信號(hào)后，置數(shù)控制端LOAD=0，在下一個(gè)CP脈沖到來(lái)時(shí)，計(jì)數(shù)器將執(zhí)行置數(shù)功能，即通過(guò)數(shù)據(jù)輸入端DCBA置入需要計(jì)的最小數(shù)，于是在CP脈沖作用下，計(jì)數(shù)器又從最小數(shù)開(kāi)始重新計(jì)數(shù)。

2．3、按任意排序計(jì)數(shù)的進(jìn)制計(jì)數(shù)器（取中間N個(gè)狀態(tài)）

當(dāng)取中間N個(gè)狀態(tài)來(lái)構(gòu)成N進(jìn)制計(jì)數(shù)器，可利用與非門(mén)檢測(cè)需要計(jì)的最大數(shù)。當(dāng)最大數(shù)出現(xiàn)時(shí)，與非門(mén)輸出低電平，使置數(shù)控制端LOAD=0，在下一個(gè)CP脈沖到來(lái)時(shí)，計(jì)數(shù)器將執(zhí)行置數(shù)功能，即通過(guò)數(shù)據(jù)輸入端DCBA置入需要計(jì)的最小數(shù)，于是在CP脈沖作用下，計(jì)數(shù)器又從最小數(shù)開(kāi)始重新計(jì)數(shù)。

3、同步置位法Multisim仿真設(shè)計(jì)

用 Multisiml0 版本構(gòu)成 9 進(jìn)制計(jì)數(shù)器為例，說(shuō)明 Multisim 仿真設(shè)計(jì)。

3．1、按自然態(tài)序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器仿真設(shè)計(jì)

（1）按自然態(tài)序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器狀態(tài)圖

同步置位法構(gòu)成9進(jìn)制計(jì)數(shù)器的狀態(tài)圖如圖1所示，其中0000—1000共9個(gè)狀態(tài)為正常的計(jì)數(shù)狀態(tài)，作用9個(gè)時(shí)鐘脈沖完成一個(gè)計(jì)數(shù)周期的循環(huán)。

圖1自然態(tài)序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器狀態(tài)圖

（2）按自然態(tài)序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器設(shè)計(jì)步驟

1）確定SN-1的二進(jìn)制代碼為：SN-1=S9-1=S8=1000

2）確定SN-1狀態(tài)的譯碼PN-1為：PN-1=P9-1=P8=QD

3）寫(xiě)出置數(shù)邏輯表達(dá)式，即LD=PN－1=QD

4）構(gòu)建仿真電路

構(gòu)建的仿真電路如圖2所示。其中脈沖信號(hào)選擇由雙向開(kāi)關(guān)構(gòu)成的手動(dòng)脈沖信號(hào)，以便實(shí)驗(yàn)中更好地觀察每個(gè)時(shí)鐘作用后計(jì)數(shù)器的狀態(tài)變化情況。在Multisim中，集成4位二進(jìn)制計(jì)數(shù)器74LS163的時(shí)鐘脈沖觸發(fā)方式為CLK為下降沿觸發(fā)與實(shí)際器件不附（實(shí)際器件為上升沿觸發(fā)方式），仿真實(shí)驗(yàn)時(shí)應(yīng)進(jìn)行說(shuō)明。顯示器件使用不同顏色的探針，更加直觀地顯示了實(shí)驗(yàn)效果。

圖2自然態(tài)序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器仿真電路

（3）仿真結(jié)果分析在圖2中，探針X1、X2、X3、X4分別顯示輸出端QD、QC、QB、QA電平，當(dāng)輸出為1（高電平）時(shí)探針發(fā)光，為0（低電平）時(shí)探針不發(fā)光。

當(dāng)?shù)谝粋€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0001;當(dāng)?shù)诙€(gè)CLK脈沖信號(hào)下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0010;當(dāng)?shù)谌齻€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0011;當(dāng)?shù)谒膫€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0100;當(dāng)?shù)谖鍌€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0101;當(dāng)?shù)诹鶄€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0110;當(dāng)?shù)谄邆€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0111;當(dāng)?shù)诎藗€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=1000，此時(shí)，LOAD=0但并沒(méi)有進(jìn)行同步置位;當(dāng)?shù)诰艂€(gè)脈沖信號(hào)CLK下降沿到來(lái)時(shí)，進(jìn)行同步置數(shù)，將數(shù)據(jù)輸入端DCBA=0000送入計(jì)數(shù)器，使計(jì)數(shù)器狀態(tài)為QDQCQBQA=0000。經(jīng)過(guò)9個(gè)時(shí)鐘脈沖信號(hào)作用后完成一個(gè)計(jì)數(shù)周期的循環(huán)，仿真實(shí)驗(yàn)結(jié)果和圖1所示狀態(tài)圖的要求一致。

3．2、按逆排序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器（取后9個(gè)狀態(tài)）

（1）按逆排序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器的狀態(tài)圖

同步置位法構(gòu)成9進(jìn)制計(jì)數(shù)器的狀態(tài)圖如圖3所示，其中0111—1111共9個(gè)狀態(tài)為正常的計(jì)數(shù)狀態(tài)，作用9個(gè)時(shí)鐘脈沖完成一個(gè)計(jì)數(shù)周期的循環(huán)。

圖3按逆排序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器狀態(tài)圖

（2）按逆排序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器設(shè)計(jì)步驟

當(dāng)取后9個(gè)狀態(tài)來(lái)構(gòu)成9進(jìn)制計(jì)數(shù)器時(shí)，因?yàn)樾枰?jì)的最大數(shù)與所用計(jì)數(shù)器的最大計(jì)數(shù)相同，因此可確定SN-1狀態(tài)中最小狀態(tài)的最小數(shù)的數(shù)據(jù)輸入端的輸入數(shù)據(jù)為：DCBA=0111，置數(shù)邏輯表達(dá)式為L(zhǎng)D=ＲCO。

（3）構(gòu)建仿真電路

構(gòu)建的仿真電路如圖4所示。

圖4按逆排序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器仿真電路

（4）仿真結(jié)果分析

在圖4中，探針X1、X2、X3、X4分別顯示輸出端QD、QC、QB、QA電平，當(dāng)輸出為1（高電平）時(shí)探針發(fā)光，為0（低電平）時(shí)探針不發(fā)光。

當(dāng)?shù)谝粋€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=1000;當(dāng)?shù)诙€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=1001;當(dāng)?shù)诎藗€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=1111，此時(shí)進(jìn)位端ＲCO=1產(chǎn)生進(jìn)位，LOAD=ＲCO=0，但并沒(méi)有進(jìn)行同步置位;當(dāng)?shù)诰艂€(gè)脈沖信號(hào)CLK下降沿到來(lái)時(shí)，進(jìn)行同步置數(shù)，將數(shù)據(jù)輸入端DCBA=0111送入計(jì)數(shù)器，使計(jì)數(shù)器狀態(tài)為QDQCQBQA=0111。經(jīng)過(guò)9個(gè)時(shí)鐘脈沖信號(hào)作用后完成一個(gè)計(jì)數(shù)周期的循環(huán)，仿真實(shí)驗(yàn)結(jié)果和圖3所示狀態(tài)圖的要求一致。

3．3、按任意排序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器（取中間9個(gè)狀態(tài)）

（1）按任意排序計(jì)數(shù)的9進(jìn)制計(jì)數(shù)器狀態(tài)圖

同步置位法構(gòu)成9進(jìn)制計(jì)數(shù)器的狀態(tài)圖如圖5所示，其中0100—1100共9個(gè)狀態(tài)為正常的計(jì)數(shù)狀態(tài)，作用9個(gè)時(shí)鐘脈沖完成一個(gè)計(jì)數(shù)周期的循環(huán)。

圖5按任意排序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器狀態(tài)圖

（2）按任意排序計(jì)數(shù)的進(jìn)制計(jì)數(shù)器設(shè)計(jì)步驟

當(dāng)取中間9個(gè)狀態(tài)來(lái)構(gòu)成9進(jìn)制計(jì)數(shù)器，可利用與非門(mén)檢測(cè)需要計(jì)的最大數(shù)。當(dāng)最大數(shù)出現(xiàn)時(shí)，與非門(mén)輸出低電平，使置數(shù)控制端LOAD=0，即LOAD=QDQC。通過(guò)數(shù)據(jù)輸入端DCBA置入需要計(jì)的最小數(shù)，即DCBA=0100。

（3）構(gòu)建仿真電路

構(gòu)建的仿真電路如圖6所示。

圖6按任意排序計(jì)數(shù)9進(jìn)制計(jì)數(shù)器仿真電路

（4）仿真結(jié)果分析

在圖6中，探針X1、X2、X3、X4分別顯示輸出端QD、QC、QB、QA電平，當(dāng)輸出為1（高電平）時(shí)探針發(fā)光，為0（低電平）時(shí)探針不發(fā)光。

當(dāng)?shù)谝粋€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0101;當(dāng)?shù)诙€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=0110;當(dāng)?shù)诎藗€(gè)脈沖信號(hào)CLK下降沿到來(lái)后計(jì)數(shù)器狀態(tài)為QDQCQBQA=1100，此時(shí)LOAD=QDQC=0，但并沒(méi)有進(jìn)行同步置位;當(dāng)?shù)诰艂€(gè)脈沖信號(hào)CLK下降沿到來(lái)時(shí)，進(jìn)行同步置數(shù)，將數(shù)據(jù)輸入端DCBA=0100送入計(jì)數(shù)器，使計(jì)數(shù)器狀態(tài)為QDQCQBQA=0100。經(jīng)過(guò)9個(gè)時(shí)鐘脈沖信號(hào)作用后完成一個(gè)計(jì)數(shù)周期的循環(huán)，仿真實(shí)驗(yàn)結(jié)果和圖5所示狀態(tài)圖的要求一致。