d鎖存器

鎖存器就是把單片機的輸出的數(shù)據(jù)先存起來，可以讓單片機繼續(xù)做其它事。

比如74HC373是一種CMOS電路8D鎖存器

74LS373是一種TTL電路 8D鎖存器

74LS74 是一種TTL 帶置位復位正觸發(fā)雙D觸發(fā)器

它的LE為高的時候，數(shù)據(jù)就可以通過它。當為低時，它的輸出端就會被鎖定，即為剛才通過的數(shù)據(jù)，這樣，就可以保持這個狀態(tài).D鎖存器 鎖存器對時鐘脈沖電平（持續(xù)時間）敏感，在一持續(xù)電平期間都運作。

基本單元是最基礎的存儲器器件，并在特定的情況下發(fā)揮著重要的作用。但是，如果在一個基本單元上再加上兩個邏輯門，那么就可以構造出更有用的存儲器器件，該器件就稱為D鎖存器。D鎖存器使用基本單元作為存儲部件，但它只允許在時序控制信號有效時才能改變（或編程）存儲器存儲的邏輯值。因此，D鎖存器有兩個輸入-時序控制信號和數(shù)據(jù)輸入。時序控制信號，通常也稱為“門信號”，或“時鐘”，或是“鎖存使能”，主要用于同步新數(shù)據(jù)何時可以寫入存儲器，何時不能寫入。如下圖左圖所示，可以看出當門信號無效時，S和R信號為1且輸出Q由存儲在基本單元反饋回路的值決定（所以Q就是存儲的邏輯值）。再看右圖，可以看出當門信號有效時，D（數(shù)據(jù)）輸入將S和R驅(qū)動到各自相反的電平，從而在基本單元中強制了一個置位或復位操作。通過組合時序信號和數(shù)據(jù)輸入信號來強制基本單元的置位或復位操作，我們就構造出了一個非常有用的存儲器器件。D鎖存器已經(jīng)廣泛使用在所有類型的現(xiàn)代數(shù)字電路中了。

如下圖所示為D鎖存器時序方框圖。注意，當門信號有效時，輸出Q只是簡單的“跟隨”輸入。但是當門信號無效時，輸出“記住”了門信號下降沿時的D值。

1、 在G有效前，Q未定義；Q有效時，Q得到D的值

2、 G無效而D有效，Q不改變

3、 D和G都有效；Q得到D的值

4、 G下降沿；Q存儲了D值

5、 D下降沿，而G無效，Q值不改變

6、 G有效，Q得到D值

7、 G有效時，Q跟隨D值

sr鎖存器

RS觸發(fā)器是構成其它各種功能觸發(fā)器的基本組成部分。又稱為基本RS觸發(fā)器。結構是把兩個與非門或者或非門G1、G2的輸入、輸出端交叉連接。

工作原理

基本RS觸發(fā)器的邏輯方程為：Qn+1=S=RQn （注：

以用與非門構成的RS鎖存器為例）（低電平有效）

約束方程：S‘+R’=1（S‘和R’代表的是S和R的取反 S和 R ）

根據(jù)上述兩個式子得到它的四種輸入與輸出的關系：

S‘=0，R’=1：無論觸發(fā)器原來處于何種狀態(tài)，由于S=1，則Q=1，Q非=0，觸發(fā)器處于“1”態(tài)（或稱置位狀態(tài)）。觸發(fā)器的狀態(tài)是由S所決定的，稱S為直接置位端。

S‘=1，R’=0：無論觸發(fā)器原來處于何種狀態(tài)，由于R=0，則Q=0，Q非=1，觸發(fā)器處于“0”態(tài)（或稱復位狀態(tài)）。觸發(fā)器的狀態(tài)是由R所決定的，稱R為直接復位端。

S‘=1，R’=1：觸發(fā)器維持原來狀態(tài)不變。

S‘=0，R’=0：此時無法確定觸發(fā)器的狀態(tài)。一般這是不允許的，因此觸發(fā)器的輸入端S、R不能同時為1。

如上所述，當觸發(fā)器的兩個輸入端加入不同邏輯電平時，它的兩個輸出端Q和Q非有兩種互補的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實際是指它的Q端的狀態(tài)。Q=1、Q非=0時，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。R=1，S=0，使觸發(fā)器置1，或稱置位。因置位的決定條件是S=0，故稱S 端為置1端。R=0，S=1時，使觸發(fā)器置0，或稱復位。

同理，稱R端為置0端或復位端。若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。這里所加的輸入信號（低電平）稱為觸發(fā)信號，由它們導致的轉換過程稱為翻轉。由于這里的觸發(fā)信號是電平，因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱為置0置1觸發(fā)器，或稱為置位復位觸發(fā)器。其邏輯符號如圖7.2.1（b）所示。由于置0或置1都是觸發(fā)信號低電平有效，因此，S端和R端都畫有小圓圈。

3.當RS端均無效時，觸發(fā)器狀態(tài)保持不變。

觸發(fā)器保持狀態(tài)時，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉時，要求在某一輸入端加一負脈沖，例如在S端加負脈沖使觸發(fā)器置1，該脈沖信號回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當于把S端某一時刻的電平信號存儲起來，這體現(xiàn)了觸發(fā)器具有記憶功能。

4.當RS端均有效時，觸發(fā)器狀態(tài)不確定。

在此條件下，兩個與非門的輸出端Q和Q非全為1，在兩個輸入信號都同時撤去（回到1）后，由于兩個與非門的延遲時間無法確定，觸發(fā)器的狀態(tài)不能確定是1還是0，因此稱這種情況為不定狀態(tài)，這種情況應當避免。從另外一個角度來說，正因為R端和S端完成置0、置1都是低電平有效，所以二者不能同時為0。

此外，還可以用或非門的輸入、輸出端交叉連接構成置0、置1觸發(fā)器，其邏輯圖和邏輯符號分別如圖7.2.2（a）和7.2.2（b）所示。這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯符號的S端和R端沒有小圓圈。