4月18日，芯華章聯(lián)合芯測(cè)、賽昉科技等7家公司舉辦聯(lián)合技術(shù)論壇，吸引了來(lái)自阿里巴巴達(dá)摩院、新華三、寒武紀(jì)、芯來(lái)科技、華大半導(dǎo)體、藍(lán)芯算力的幾十位驗(yàn)證工程師參與。

在現(xiàn)場(chǎng)，我們的分享從 RISC-V架構(gòu)的特點(diǎn)講起，再到由此帶來(lái)的驗(yàn)證挑戰(zhàn)，以及針對(duì)這些挑戰(zhàn)，芯華章驗(yàn)證工具做了哪些不一樣的技術(shù)設(shè)計(jì)，獲得了客戶什么樣的部署效果。

RISC-V生態(tài)：大家好才是真的好

2018年，ARM以“設(shè)計(jì)系統(tǒng)芯片之前需要考慮的五件事”為主題，從成本、生態(tài)系統(tǒng)、碎片化風(fēng)險(xiǎn)、安全性和設(shè)計(jì)保證方面指出RISC-V還有很多不足。

但6年過(guò)去，生態(tài)系統(tǒng)不斷完善的RISC-V，因其開源、簡(jiǎn)潔、靈活等特性，采用率也正在快速增長(zhǎng)，特別是在物聯(lián)網(wǎng)、邊緣計(jì)算和汽車電子等新興領(lǐng)域。市場(chǎng)研究機(jī)構(gòu)Semico Research預(yù)測(cè)，到2025年，RISC-V處理器核心將接近800億個(gè)，成為X86、ARM之外的第三大架構(gòu)生態(tài)。

作為一種新興指令集，RISC-V的驗(yàn)證工作就尤為重要，因?yàn)楸绕鸪墒斓募軜?gòu)，RISC-V充滿了更多的開放性和不確定性。只有借助更充分、更完備的驗(yàn)證，才能保障基于RISC-V架構(gòu)相關(guān)產(chǎn)品的穩(wěn)定性，從而助力其獲得大規(guī)模的商業(yè)部署。

特別是考慮到從架構(gòu)到IP再到系統(tǒng)級(jí)應(yīng)用，RISC-V都有自己區(qū)別于傳統(tǒng)架構(gòu)的獨(dú)特挑戰(zhàn)。我們認(rèn)為其中有五個(gè)方面的內(nèi)容比較典型，也是本次現(xiàn)場(chǎng)分享的重點(diǎn)：

??RISC-V 高性能處理器（CPU、GPU、AI等）的架構(gòu)方案少、成熟度低，處理器設(shè)計(jì)團(tuán)隊(duì)需要在RISC-V芯片的應(yīng)用場(chǎng)景上進(jìn)行架構(gòu)驗(yàn)證

??CPU定制程度更高，實(shí)現(xiàn)碎片化，需要更強(qiáng)更完備的驗(yàn)證，比如既需要單指令運(yùn)行合規(guī)性驗(yàn)證；又需要完備的多指令運(yùn)行驗(yàn)證：發(fā)現(xiàn)Data forwarding、Dead Lock等深層次的邏輯實(shí)現(xiàn)錯(cuò)誤；浮點(diǎn)單元、AI加速單元等用戶實(shí)現(xiàn)模塊的精度高，驗(yàn)證難度大

??從IP到SoC的實(shí)現(xiàn)過(guò)程需要大量的仿真和調(diào)試，高性能物理驗(yàn)證平臺(tái)和高可調(diào)試的硬件仿真平臺(tái)資源都不夠用；PCIE/DDR/HBM等高性能外設(shè)需要系統(tǒng)級(jí)仿真驗(yàn)證方案

??更多軟件生態(tài)需要移植到RISC-V處理器，但由此帶來(lái)的bug是軟件問(wèn)題還是硬件問(wèn)題？定位和調(diào)試?yán)щy，需要更強(qiáng)大的軟件代碼-硬件電路聯(lián)合調(diào)試手段

??芯片的后端實(shí)現(xiàn)過(guò)程中，需要高效驗(yàn)證每個(gè)步驟變換的等價(jià)性

100億顆RISC-V處理器一半來(lái)自中企

在驗(yàn)證領(lǐng)域，“初生牛犢”的芯華章，和“年輕的”RISC-V其實(shí)容易碰撞出更多火花。因?yàn)槲覀兛梢圆皇芤郧暗募夹g(shù)包袱拖累，從底層架構(gòu)創(chuàng)新做起，快速適應(yīng)新的指令集擴(kuò)展，同時(shí)提供靈活的腳本接口，允許工程師自定義驗(yàn)證環(huán)境，以適應(yīng)不斷變化的RISC-V生態(tài)系統(tǒng)。

在和國(guó)內(nèi)領(lǐng)先的RISC-V處理器IP供應(yīng)商芯來(lái)科技合作中，芯華章GalaxPSS智能驗(yàn)證工具，在多核CPU研發(fā)項(xiàng)目的cache一致性驗(yàn)證中就獲得了客戶的實(shí)名點(diǎn)贊。

創(chuàng)新引領(lǐng) l 芯華章聯(lián)手芯來(lái)科技提升RISC-V處理器設(shè)計(jì)驗(yàn)證

其中一個(gè)關(guān)鍵，是芯華章基于自主研發(fā)，已經(jīng)打造了成熟的多核一致性模型。

借助這一模型，GalaxPSS可以方便地生成大量針對(duì)Cache Coherency的C testcase。C case中，我們也進(jìn)行了expected result的計(jì)算，可以將讀出的數(shù)據(jù)與Expected data進(jìn)行比對(duì)，并將比對(duì)結(jié)果打印成log，方便客戶高效完成后續(xù)調(diào)試。

此外，GalaxSim通過(guò)對(duì)SystemVerilog和UVM標(biāo)準(zhǔn)的支持，能夠?yàn)镽ISC-V CPU的研發(fā)提供仿真支持，同時(shí)其獨(dú)有的Turbo模式更能成倍加速多核RV處理器的仿真驗(yàn)證效率。

目前，GalaxSim在多個(gè)客戶測(cè)試用例上已經(jīng)取得了2-3倍的仿真性能提升，大幅降低了仿真回歸測(cè)試的時(shí)間，提升驗(yàn)證效率。

另一個(gè)不得不提的是“香山”項(xiàng)目?！跋闵健盧ISC-V，作為一個(gè)由中國(guó)科學(xué)院計(jì)算技術(shù)研究所孕育出的開源RISC-V處理器項(xiàng)目，在很多方面都極其有代表性。

比如高速子卡接口驗(yàn)證，以及通過(guò)高速PCIe接口將設(shè)計(jì)連接至真實(shí)的主機(jī)實(shí)現(xiàn)混合仿真，從而實(shí)現(xiàn)更好的軟硬件協(xié)同驗(yàn)證等等。在這些方面，芯華章HuaPro P2E都發(fā)揮了很關(guān)鍵的作用。

因?yàn)椴煌趥鹘y(tǒng)的原型驗(yàn)證或硬件仿真，HuaPro P2E基于統(tǒng)一的軟件平臺(tái)和統(tǒng)一硬件平臺(tái)，實(shí)現(xiàn)了有效的創(chuàng)新雙模工作形式：

???硬件仿真模式下支持高達(dá)7千多個(gè)全信號(hào)互連，全信號(hào)不限深度的調(diào)試，以及各種虛擬驗(yàn)證方案

??在原型驗(yàn)證模式下，通過(guò)一鍵式原型驗(yàn)證流程可以大大縮短驗(yàn)證時(shí)間，在超大規(guī)模SOC設(shè)計(jì)可以實(shí)現(xiàn)高達(dá)10M的仿真速率，以滿足軟件開發(fā)調(diào)試需求，同時(shí)還有豐富的接口解決方案

不僅僅是這些，芯華章Fusion Debug還針對(duì)RISC-V處理器提供定制調(diào)試服務(wù)，包括：

??為客戶的RISC-V core定制Fusion Debug CPU core模型

??為客戶的多核RISC-V CPU定制多核CPU模型

??為客戶的軟件調(diào)試工具定制“硬件仿真-軟件運(yùn)行聯(lián)合調(diào)試方案“，支持硬件電路和C代碼的聯(lián)合調(diào)試

同時(shí)，在芯片后端實(shí)現(xiàn)過(guò)程中，芯華章的GalaxEC也能夠高效地驗(yàn)證每個(gè)步驟變換的等價(jià)性，確保設(shè)計(jì)在整個(gè)實(shí)現(xiàn)過(guò)程中的一致性和正確性。

一枝獨(dú)放不是春，百花齊放春滿園。根據(jù)RISC-V基金會(huì)的數(shù)據(jù)，截至2022年底，全球RISC-V處理器的出貨量已達(dá)到100億顆，其中近一半來(lái)自中國(guó)。

隨著RISC-V技術(shù)的不斷成熟和應(yīng)用領(lǐng)域的擴(kuò)大，芯華章將繼續(xù)推動(dòng)EDA工具的發(fā)展，助力RISC-V產(chǎn)業(yè)邁向新的高度。