SOPC（SystemOnProgrammableChip） 是用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一片硅片上的一種特殊嵌入式系統(tǒng)一方面，它片上系統(tǒng)（SOC）完成整個(gè)系統(tǒng)的邏輯功能;另一方面，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁剪，擴(kuò)充，升級(jí)，并具備軟硬件在系統(tǒng)可編程功能J.S）PC 是PID 和ASIC 技術(shù)融合的結(jié)果，可以認(rèn)為SOPC代表了半導(dǎo)體產(chǎn)業(yè)未來的發(fā)展方向。本文采用EDA 軟件QuartuslI 中的SOPCBuilder 構(gòu)建了一個(gè)SOPC 系統(tǒng)。并以構(gòu)建的系統(tǒng)為平臺(tái)進(jìn)行電子鐘的軟件設(shè)計(jì)：最后在Altera公司FPGA 多媒體開發(fā)平臺(tái)DE2 上進(jìn)行實(shí)現(xiàn)該方案不同于基于處理器或控制器及SOC 的嵌入式系統(tǒng)，基于SOPC 的嵌入式系統(tǒng)具有可配置的特點(diǎn)，不會(huì)包括任何專用外設(shè)，而是可根據(jù)需要靈活地在一片F(xiàn)PGA 中構(gòu)造外設(shè)接口。

　　電子鐘是一種用數(shù)字電子技術(shù)實(shí)現(xiàn)時(shí)、分、秒自然計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，而且使用壽命較長，與機(jī)械鐘相比具有更高的準(zhǔn)確性和直觀性，具有更長的使用壽命，已得到廣泛的使用。數(shù)字鐘的設(shè)計(jì)方法有許多種，例如可用中小規(guī)模集成電路組成電子鐘，也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘，還可以利用單片機(jī)來實(shí)現(xiàn)電子鐘等等。這些方法都各有其特點(diǎn)，其中利用單片機(jī)實(shí)現(xiàn)的電子鐘具有編程靈活，以便于功能的擴(kuò)展。

　　電子鐘設(shè)計(jì)原理

　　數(shù)字鐘的示意如下圖所示。它由石英晶體振蕩器、分頻器、計(jì)數(shù)器、譯碼器顯示器和校時(shí)電路組成。振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號(hào)，作為數(shù)字鐘的時(shí)間基準(zhǔn)，然后經(jīng)過分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24翻1”規(guī)律計(jì)數(shù)。計(jì)數(shù)器的輸出分別經(jīng)譯碼器送顯示器顯示。計(jì)時(shí)出現(xiàn)誤差時(shí)，可以用校時(shí)電路校時(shí)、校分。

　　電子鐘功能

　　1） 具有正確的時(shí)、分、秒計(jì)時(shí)功能。

　　2） 計(jì)時(shí)結(jié)果要用數(shù)碼管分別顯示進(jìn)、分、秒的十位和個(gè)位。

　　3） 有校時(shí)功能。當(dāng)S鍵按下時(shí)，分計(jì)數(shù)器以秒脈沖的速度遞增，并按60min循環(huán)，即

　　計(jì)數(shù)到期59min后再回到00。當(dāng)工A鍵按下時(shí)，時(shí)計(jì)數(shù)器以秒脈沖的速度遞增，并按24h循環(huán)，即計(jì)數(shù)到23h后再回00。

　　4） 利用揚(yáng)聲器整點(diǎn)報(bào)時(shí)。當(dāng)計(jì)時(shí)到達(dá)59分59秒時(shí)開始報(bào)時(shí)，在59分50秒、52秒、54秒、56秒、58秒時(shí)鳴叫，鳴叫聲頻為500hz；到達(dá)59分60秒時(shí)為最后一聲整點(diǎn)報(bào)時(shí)，頻率為1khz。

　　控定時(shí)器的基本組成

　　數(shù)字鐘鐘控定時(shí)器由：計(jì)數(shù)器、D觸發(fā)器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、譯碼器、報(bào)時(shí)器、鬧時(shí)器組、分頻器和一個(gè)或非門這九大模塊構(gòu)成。計(jì)數(shù)器主要分為24進(jìn)制計(jì)數(shù)器和60進(jìn)制計(jì)數(shù)器，24進(jìn)制計(jì)數(shù)器對(duì)數(shù)字鐘的小時(shí)位計(jì)行計(jì)數(shù)，60進(jìn)制對(duì)數(shù)字鐘的分和秒進(jìn)行計(jì)數(shù)。D觸發(fā)器主要是用在對(duì)數(shù)字進(jìn)行校準(zhǔn)時(shí)的按鍵消抖作用，以免在校時(shí)的時(shí)候產(chǎn)生抖動(dòng)信號(hào)。數(shù)據(jù)分配器的作用是在動(dòng)態(tài)譯碼時(shí)選擇輸出數(shù)據(jù)。譯碼器對(duì)輸出信號(hào)進(jìn)行譯碼在數(shù)碼管上顯示出來，讓大家數(shù)字鐘的表示直觀。報(bào)時(shí)電路是使時(shí)鐘在整點(diǎn)有報(bào)時(shí)功能而設(shè)計(jì)的。鬧時(shí)器是對(duì)時(shí)鐘進(jìn)行比較產(chǎn)生鬧時(shí)電信號(hào)的電路。

　　D觸發(fā)器的設(shè)計(jì)

　　在本設(shè)計(jì)中運(yùn)用到了3個(gè)D觸發(fā)器，它主要是用在對(duì)數(shù)字進(jìn)行校準(zhǔn)時(shí)的按鍵消抖作用，以免在校時(shí)的時(shí)候產(chǎn)生抖動(dòng)信號(hào)。

　　在電路中用到了D觸發(fā)器74LS74，74LS74的管腳圖如圖3-1。

　　觸發(fā)器，它是由門電路構(gòu)成的邏輯電路，它的輸出具有兩個(gè)穩(wěn)定的物理狀態(tài)（高電平和低電平），所以它能記憶一位二進(jìn)制代碼。觸發(fā)器是存放在二進(jìn)制信息的最基本的單元。按其功能可為基本RS觸發(fā)器觸、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器。

　　這幾種觸發(fā)器都有集成電路產(chǎn)品。其中應(yīng)用最廣泛的當(dāng)數(shù)JK觸發(fā)器和D觸發(fā)器。不過，深刻理解RS觸發(fā)器對(duì)全面掌握觸發(fā)器的工作方式或動(dòng)作特點(diǎn)是至關(guān)重要的。事實(shí)上，JK觸發(fā)器和D觸發(fā)器是RS觸發(fā)器的改進(jìn)型，其中JK觸發(fā)器保留了兩個(gè)數(shù)據(jù)輸入端，而D觸發(fā)器只保留了一個(gè)數(shù)據(jù)輸入端。D觸發(fā)器有邊沿D觸發(fā)器和高電平D觸發(fā)器。74LS74為一個(gè)電平D觸發(fā)器。

　　數(shù)據(jù)選擇器的設(shè)計(jì)

　　在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，叫做數(shù)據(jù)選擇器，也稱多路選擇器或多路開關(guān)。數(shù)據(jù)選擇器（MUX）的邏輯功能是在地址選擇信號(hào)的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號(hào)。

　　通過QuartusII軟件進(jìn)行編譯后，仿真結(jié)果如圖3-2所示，

　　打包后成元器件如圖3-3所示；

　　計(jì)數(shù)器的設(shè)計(jì)

　　計(jì)數(shù)器是一種計(jì)算輸入脈沖的時(shí)序邏輯網(wǎng)絡(luò)，被計(jì)數(shù)的輸入信號(hào)就是時(shí)序網(wǎng)絡(luò)的時(shí)鐘脈沖，它不僅可以計(jì)數(shù)而且還可以用來完成其他特定的邏輯功能，如測量、定時(shí)控制、數(shù)字運(yùn)算等等。

　　數(shù)字鐘的計(jì)數(shù)電路是用兩個(gè)六十進(jìn)制計(jì)數(shù)電路和“24進(jìn)制”計(jì)數(shù)電路實(shí)現(xiàn)的。數(shù)字鐘的計(jì)數(shù)電路的設(shè)計(jì)可以用反饋清零法。當(dāng)計(jì)數(shù)器正常計(jì)數(shù)時(shí)，反饋門不起作用，只有當(dāng)進(jìn)位脈沖到來時(shí)，反饋信號(hào)將計(jì)數(shù)電路清零，實(shí)現(xiàn)相應(yīng)模的循環(huán)計(jì)數(shù)。以六十進(jìn)制為例，當(dāng)計(jì)數(shù)器從00，01，02，……，59計(jì)數(shù)時(shí)，反饋門不起作用，只有當(dāng)?shù)?0個(gè)秒脈沖到來時(shí)，反饋信號(hào)隨即將計(jì)數(shù)電路清零，實(shí)現(xiàn)模為60的循環(huán)計(jì)數(shù)。

　　下面是用Verilog HDL語言編寫的24進(jìn)制、60進(jìn)制計(jì)數(shù)器的程序代碼： 1）24進(jìn)制計(jì)數(shù)器程序代碼；

　　module count24（ten，one，clk）; output［3:0］ ten，one; input clk;

　　reg［3:0］ ten，one; always @（posedge clk） begin

　　if（ten［3:0］==2&&one［3:0］==3） begin

　　ten［3:0］《=0; one［3:0］《=0; end

　　else if（one［3:0］==9） begin

　　one［3:0］《=0;

　　ten［3:0］《=ten［3:0］+1; end else

　　one［3:0］《=one［3:0］+1; end

　　endmodule

　　通過QuartusII軟件進(jìn)行編譯后，仿真結(jié)果如圖3-4所示，

　　打包后成元器件如圖3-5所示；

　　60進(jìn)制計(jì)數(shù)器程序代碼；

　　module count60（cout，ten，one，clk）; output［3:0］ ten，one; output cout; input clk;

　　reg［3:0］ ten，one; always @（posedge clk） begin

　　if（one［3:0］==9） begin

　　one［3:0］《=0; if（ten［3:0］==5） ten［3:0］《=0; else

　　ten［3:0］《=ten［3:0］+1; end else

　　one［3:0］《=one［3:0］+1; end

　　assign cout=（ten［3:0］==0&&one［3:0］==0）？1:0; endmodule

　　通過QuartusII軟件進(jìn)行編譯后，仿真結(jié)果如圖3-6所示；

　　打包后成元器件如圖3-7所示