本文主要介紹了atmega48單片機(jī)的特性，提出了其低功耗設(shè)計(jì)的一般方法，并以定時控制系統(tǒng)的設(shè)計(jì)為例，具體說明atmega48的低功耗設(shè)計(jì)方案。

隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，尤其是微機(jī)在各個領(lǐng)域的普遍應(yīng)用，功耗、成本、體積以及可靠性等指標(biāo)均成為設(shè)計(jì)者所關(guān)注的重要問題。尤其是在由電池供電的設(shè)備中，如何降低設(shè)備功耗成為設(shè)計(jì)的首要任務(wù)。本文中以atmel公司的atmega48單片機(jī)為例，介紹了單片機(jī)低功耗設(shè)計(jì)的一般方法。

atmega48單片機(jī)低功耗系統(tǒng)設(shè)計(jì)首要是選擇合適的單片機(jī)。atmega48單片機(jī)是一款8位微控制器，具有高性能、低功耗的顯著特點(diǎn)。由于采用risc精簡指令集結(jié)構(gòu)，其指令集大多為單周期指令，具有高速運(yùn)行的特點(diǎn)。3v供電時，未使能內(nèi)部看門狗的情況下，atmega48的典型掉電電流小于1ua。具體工作電流見圖1。而且該單片機(jī)在1.8v~5.5v的電壓范圍內(nèi)均能正常工作，片內(nèi)自帶4k字節(jié)的flash、256字節(jié)的e2prom,以及512字節(jié)sram;并內(nèi)置6~8路10位ad轉(zhuǎn)換器、看門狗、3個16位的定時/計(jì)數(shù)器、具有獨(dú)立振蕩器的實(shí)時計(jì)數(shù)器rtc 和6路PWM輸出。另外還具有五種休眠模式，引腳變化及中斷可喚醒mcu。

圖1 工作電流與系統(tǒng)頻率的關(guān)系 圖2工作電流與供電電壓的關(guān)系(128k)

低功耗設(shè)計(jì)方法

以單片機(jī)為核心構(gòu)成的系統(tǒng)，其系統(tǒng)的總能耗是由單片機(jī)能耗及其外圍電路能耗共同構(gòu)成。為了降低整個系統(tǒng)的功耗，除了要降低單片機(jī)自身的運(yùn)行功耗外，還要降低外圍電路的功耗。對外圍電路而言，首先選擇低電壓低功耗器件，如用lmv324代替?zhèn)鹘y(tǒng)的lm324，sp3223eey代替max232等。其次，CMOS器件輸入引腳不能懸空。如果輸入引腳懸空，在輸入引腳上很容易積累電荷，產(chǎn)生較大的感應(yīng)電動勢，使引腳電位處于0至1間的過渡區(qū)域。另外，單片機(jī)外圍電路應(yīng)盡量避免采用阻性元件。

atmega48單片機(jī)的功耗主要與系統(tǒng)頻率，工作模式，電源電壓及外圍模塊有關(guān)。由圖1和圖2可知，atmega48單片機(jī)的工作電流與其工作頻率、工作電壓成正比。

降低系統(tǒng)時鐘頻率

功耗與工作頻率有關(guān)。工作頻率增加時，功耗也線性的增加。系統(tǒng)工作頻率的降低，電路的延時增加導(dǎo)致系統(tǒng)性能下降，因此在利用頻率降低系統(tǒng)功耗的時候，要在能耗和速度之間進(jìn)行權(quán)衡。

atmega48的時鐘源可以選擇片內(nèi)的rc振蕩器，也可以是來自外部時鐘。片內(nèi)rc振蕩器提供了可校準(zhǔn)的8m時鐘和128k低功率振蕩器。外部時鐘可以選用低功率晶體，滿振幅晶體和低頻晶振。通過編程flash 熔絲位，可以選擇所需的時鐘源。

atmega48可以通過設(shè)置時鐘預(yù)分頻寄存器clkpr來得到分頻的系統(tǒng)時鐘。當(dāng)需要的系統(tǒng)處理能力比較低時可以利用這個特性來降低功耗。預(yù)分頻對所有時鐘源都適用，并且影響cpu 及所有同步外設(shè)的時鐘頻率。

單片機(jī)的時鐘系統(tǒng)主要包括：cpu時鐘，flash時鐘，i/o時鐘，異步定時器時鐘和adc時鐘。在大多數(shù)情況下，這些時鐘并不需要同時工作。時鐘功耗抑制寄存器prr 提供終止單獨(dú)外設(shè)時鐘的方法以降低功耗。通過設(shè)置功耗抑制寄存器prr，將不使用的外圍模塊關(guān)掉，以降低芯片功耗。例如，如果不使用adc模塊，可以向功耗抑制寄存器prr中的pradc位寫“1”，關(guān)閉芯片的adc模塊。同時，為了降低功耗，可以通過使用不同的休眠模式來禁止無需工作的模塊。