0 引言

　　傳統(tǒng)的淺海地形測量以船只為平臺，采用聲納技術(shù)進行，這種測量方法對于一些船只難以駛?cè)氲膮^(qū)域便形成了測量盲區(qū)，而機載平臺與光聲淺海測量技術(shù)的結(jié)合克服了這一缺點，大大提高了測量區(qū)域的范圍?；诩す舛嗥绽諟y振技術(shù)的聲光耦合系統(tǒng)是光聲淺海地形遙感系統(tǒng)的重要組成部分，包括激光多普勒測振系統(tǒng)、水面反射光自適應(yīng)跟蹤系統(tǒng)以及可調(diào)水平平臺三個部分。激光多普勒測振系統(tǒng)能夠應(yīng)用多普勒效應(yīng)，利用激光的高相干性測量光聲淺海地形遙感系統(tǒng)中水表面的振動速度，進而獲得水中的聲信息。該聲信息的采集和進一步處理正是通過基于FPGA 的信號采集與處理系統(tǒng)實現(xiàn)的。

　　針對遙感系統(tǒng)的工作環(huán)境特點、待處理信號的頻譜特征以及系統(tǒng)信噪比等要求，綜合比較多種信號采集系統(tǒng)方案的優(yōu)缺點，本文提出了一種基于FPGA的激光多普勒測振計信號采集與處理系統(tǒng)的設(shè)計方案，該方案可以實現(xiàn)光聲淺海地形遙感探測中的水聲信號的實時采集與處理。

　　1 系統(tǒng)總體結(jié)構(gòu)

　　激光多普勒測振計信號采集與處理系統(tǒng)要求既要具有高速實時的采集和處理能力，也要具有豐富的外部接口，同時，考慮到系統(tǒng)穩(wěn)定性和靈活性的要求，采用核心板和底層板結(jié)合的硬件結(jié)構(gòu)。系統(tǒng)原理框圖如圖1所示，F(xiàn)PGA 芯片采用Atera 公司的Cyclone Ⅱ 系列EP2C5Q208C8N，它采用90 nm 工藝，具有4 608個邏輯單元。此外，系統(tǒng)還包括信號調(diào)理模塊、A/D轉(zhuǎn)換電路模塊、D/A 轉(zhuǎn)換電路模塊和外部接口單元等部分組成。

　　系統(tǒng)采用±15 V 電源供電，選用多塊電壓轉(zhuǎn)換芯片，提供5 V，1.8 V，3.3 V和1.2 V電壓。

　　2 信號采集和處理系統(tǒng)設(shè)計

　　2.1 硬件電路設(shè)計

　　激光多普勒測振計信號采集與處理系統(tǒng)采用核心板和底層板結(jié)合的硬件結(jié)構(gòu)，核心板主要包括FPGA芯片、串行配置芯片（EPCS）、聯(lián)合測試調(diào)試接口（JTAG），其通過108個引腳插針與底層板插座一一對應(yīng)連接。

　　底層板電路主要包括電源轉(zhuǎn)換電路、信號調(diào)理電路、A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路和串行通信轉(zhuǎn)換電路。

　　電源轉(zhuǎn)換電路通過7805 穩(wěn)壓芯片、AMS1117 穩(wěn)壓芯片和LM1085穩(wěn)壓芯片實現(xiàn)電源電壓的轉(zhuǎn)換，為系統(tǒng)提供5 V，1.8 V，3.3 V 和1.2 V 電壓。信號調(diào)理電路模塊包括兩路差分放大電路，每路差分放大電路由一片高性能的全差分音頻運算放大器芯片OPA1632 構(gòu)成。A/D 轉(zhuǎn)換電路模塊是在四通道16 位求和型模數(shù)轉(zhuǎn)換芯片ADS1174、穩(wěn)壓芯片REF1004 以及集成運放芯片OPA350的基礎(chǔ)上實現(xiàn)的，高速狀態(tài)下，ADS1174芯片速度可以達到52 KSPS，并支持多通道并行處理。采用DAC8551 和REF02 穩(wěn)壓芯片實現(xiàn)D/A 轉(zhuǎn)換，DAC8551是一款16 位電壓輸出模數(shù)轉(zhuǎn)換芯片，REF02 穩(wěn)壓芯片為DA芯片提供2.5 V的參考電壓。由于RS 232在通信領(lǐng)域的廣泛應(yīng)用，本文設(shè)計系統(tǒng)采用RS 232 串行方式進行通信，考慮到激光多普勒測振計信號采集與處理系統(tǒng)中FPGA 接口電路是TTL 電平，所以需要經(jīng)過MAX3232芯片實現(xiàn)與RS 232標(biāo)準(zhǔn)電平的轉(zhuǎn)換。硬件電路板如圖2所示。

　　2.2 FPGA邏輯設(shè)計

　　在FPGA邏輯設(shè)計中，采用Altera公司的Quartus Ⅱ綜合開發(fā)環(huán)境對FPGA進行設(shè)計、仿真和調(diào)試，實現(xiàn)信號的采集和處理功能，F(xiàn)PGA邏輯設(shè)計工作流程圖如圖3所示。

　　在工作過程中，F(xiàn)PGA首先檢測是否接收到數(shù)據(jù)采集完畢的使能信號，如果沒有接收到就一直進行檢測，如果收到就讀取16 位數(shù)據(jù)并緩存。當(dāng)FIFO 接近全滿狀態(tài)時啟動數(shù)據(jù)處理邏輯，數(shù)據(jù)處理邏輯通過一系列乘加運算結(jié)合流水線的設(shè)計方法實現(xiàn)，并將運算結(jié)果適當(dāng)截位輸出給雙口RAM.雙口RAM 擁有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，當(dāng)檢測到有數(shù)據(jù)輸入時，讀地址開始加1，否則讀地址保持不變。上位機準(zhǔn)備就緒，即雙口RAM 數(shù)據(jù)準(zhǔn)備輸出時，雙口RAM 寫地址開始加1，通過串行接口將數(shù)據(jù)輸出。在輸出模擬信號時，只有當(dāng)DAC8551芯片輸入寄存器接收到24位數(shù)據(jù)，同時同步信號為低電平時，才能啟動 D/A轉(zhuǎn)換邏輯。