摘要:為了實(shí)現(xiàn)對某航天器在地面及飛行過程中的超聲數(shù)據(jù)進(jìn)行高精度、高速采集的功能,根據(jù)測量系統(tǒng)的技術(shù)要求,設(shè)計(jì)數(shù)據(jù)采集裝置的硬件電路和時序控制邏輯。為了滿足惡劣的環(huán)境測試要求,設(shè)計(jì)采用高速、高精度、寬溫度范圍的THS1408模數(shù)轉(zhuǎn)換器。選取高速運(yùn)放AD8028 進(jìn)行信號調(diào)理,以FPGA 作為邏輯控制器,控制THS1408 進(jìn)行模數(shù)轉(zhuǎn)換。經(jīng)測試,采集精度優(yōu)于0. 5%,滿足實(shí)際工程需要,具有很高的可靠性,已成功應(yīng)用于該測量系統(tǒng)。

隨著數(shù)字化技術(shù)不斷深入的今天,數(shù)據(jù)采集技術(shù)已經(jīng)成為信號處理過程中的重要環(huán)節(jié)。數(shù)據(jù)采集技術(shù)已經(jīng)廣泛應(yīng)用于雷達(dá)、聲納、瞬態(tài)信號測試、無線探傷、航空、航天等諸多領(lǐng)域[1-2] 。隨著數(shù)據(jù)采集技術(shù)應(yīng)用的不斷加深,不僅對數(shù)據(jù)采集裝置的采集精度、采集速度和數(shù)據(jù)量有了更高的要求,還要求數(shù)據(jù)采集裝置能夠在惡劣環(huán)境條件下可靠的工作[3] 。而模數(shù)轉(zhuǎn)換芯片性能的優(yōu)劣對數(shù)據(jù)采集會產(chǎn)生最直接的影響,因此,本設(shè)計(jì)在實(shí)際應(yīng)用的背景下,根據(jù)測量系統(tǒng)的技術(shù)要求,通過合理的選取高速、高精度、寬溫度范圍的THS1408 模數(shù)轉(zhuǎn)換器,優(yōu)化數(shù)據(jù)采集裝置的電路設(shè)計(jì)和時序設(shè)計(jì),以實(shí)現(xiàn)超聲數(shù)據(jù)采集裝置的功能。

1 整體設(shè)計(jì)方案

超聲數(shù)據(jù)采集裝置的整體設(shè)計(jì)框圖如圖1 所示。輸入的超聲信號是經(jīng)過傳感器轉(zhuǎn)換過的電壓模擬信號(0 ~5 V),電壓信號經(jīng)過傳感器信號輸入接口進(jìn)入信號調(diào)理電路, 調(diào)理后的輸入信號經(jīng)過THS1408 前的單端轉(zhuǎn)差分電路后轉(zhuǎn)換為差分信號,THS1408 在FPGA 芯片的邏輯控制下,將差分信號進(jìn)行模數(shù)轉(zhuǎn)換,模數(shù)轉(zhuǎn)換后的數(shù)字量經(jīng)過內(nèi)部程序進(jìn)行數(shù)據(jù)處理后緩存入外部FIFO 中,再將FIFO 中的有效數(shù)據(jù)編幀、存儲在16 Gflash 存儲陣列中。超聲數(shù)據(jù)采集裝置通過總線接口進(jìn)行板間通信:接收上位機(jī)指令,上傳數(shù)據(jù)和裝置狀態(tài)。

圖1超聲數(shù)據(jù)采集裝置的整體設(shè)計(jì)框圖

2 THS1408 功能簡介

測量系統(tǒng)要求超聲數(shù)據(jù)采集裝置的單通道采樣率為5 Msample/ s,分辨率為12 位,采樣精度小于0.5%,保留8 位有效數(shù)據(jù)位,采集裝置的工作溫度
范圍為-50℃~125 ℃,模數(shù)轉(zhuǎn)換芯片功耗小于500mW。為了滿足超聲數(shù)據(jù)采集裝置的技術(shù)指標(biāo),設(shè)計(jì)選用了德州儀器的THS1408 模數(shù)轉(zhuǎn)換器,THS1408 具有以下功能特點(diǎn):
(1)采樣速率高:3 Msample/ s ~8 Msample/ s 采樣率;
(2)工作溫度范圍寬:-55 ℃~125 ℃;
(3)功耗低:典型功耗為270 mW,最大功耗為360 mW;
(4)14 位分辨率;
(5)差分輸入接口;
(6)可編程輸入增益;
(7)單電源供電;
(8)片內(nèi)集成高性能的采樣保持放大器和參考電壓源。

THS1408 在寬溫帶、強(qiáng)振動的環(huán)境下,能夠滿足測量系統(tǒng)的技術(shù)要求,且具有很好的性價(jià)比和功耗/速度比[4] 。

THS1408 的采樣內(nèi)核采用的是一個延時9. 5 個采樣周期的循環(huán)采樣結(jié)構(gòu),信號開始采樣后的9. 5個時鐘周期后,轉(zhuǎn)換結(jié)果開始輸出,THS1408 采用具有三態(tài)緩沖的并行數(shù)據(jù)接口,可以直接連接到數(shù)據(jù)總線接口,通過驅(qū)動OE 為低可以將數(shù)據(jù)輸出使能,使得電路設(shè)計(jì)更加簡單。采樣時序如圖2 所示。時鐘頻率為5 MHz,時鐘上升沿采樣,下降沿輸出數(shù)字量,數(shù)據(jù)輸出延時td =25 ns。

圖2THS1408 采樣時序圖

3 超聲采集電路設(shè)計(jì)與分析

超聲采集電路主要由兩部分組成:信號調(diào)理電路、單端轉(zhuǎn)差分電路和模數(shù)轉(zhuǎn)換電路。電路原理圖如圖3 所示,信號調(diào)理電路的功能是對輸入信號進(jìn)
行運(yùn)放跟隨調(diào)理以及接口保護(hù),R13 為接口保護(hù)電阻,單端轉(zhuǎn)差分電路將輸入信號轉(zhuǎn)為差分信號,滿足THS1408 轉(zhuǎn)換的輸入信號要求,模數(shù)轉(zhuǎn)換電路為:FPGA 芯片控制THS1408 完成模數(shù)轉(zhuǎn)換部分[5] 。

圖3 超聲采集電路原理圖

輸入的超聲信號是經(jīng)過傳感器轉(zhuǎn)換成電壓量的模擬信號(0 ~5 V),輸入信號頻率不大于1. 5 MHz,設(shè)計(jì)擬采用-3 dB 帶寬為16 MHz 的AD823 進(jìn)行運(yùn)放跟隨,在電路調(diào)試的過程中,當(dāng)信號頻率達(dá)到500 kHz時,經(jīng)過AD823 運(yùn)放跟隨后信號出現(xiàn)明顯失真現(xiàn)象,運(yùn)放跟隨前后波形如圖4 所示(通道1 為跟隨前波形)。為了解決高頻信號經(jīng)過運(yùn)放跟隨后波形失真的現(xiàn)象,設(shè)計(jì)采用低失真率、-3 dB 帶寬為190 MHz 的AD8028 替換AD823,經(jīng)過AD8028 進(jìn)行運(yùn)放前后的測試波形如圖5 所示(通道1 為跟隨前波形)。電路采用AD8028 以后, 當(dāng)信號頻率達(dá)到最大要求(1. 5MHz)時,運(yùn)放跟隨后的波形效果仍然很好,失真幾乎可以忽略不計(jì),大大提高了信號采樣的精度[6-7] 。

由于THS1408 的模擬信號輸入接口采用差分形式,而輸入信號為單端模擬信號,所以需要對輸入信號進(jìn)行單端轉(zhuǎn)差分處理。THS1408 芯片資料推薦了兩種單端轉(zhuǎn)差分的電路:變壓器耦合和單端配置方式單端轉(zhuǎn)差分電路。變壓器耦合單端轉(zhuǎn)差分電路雖然精度較高,抗干擾能力較好,但是電路比較復(fù)雜,而且功耗較高;單端配置方式單端轉(zhuǎn)差分電路簡單,容易實(shí)現(xiàn),功耗較低,能夠滿足采樣精度要求,綜合考慮,設(shè)計(jì)采用單端配置方式的單端轉(zhuǎn)差分電路,電路設(shè)計(jì)如圖3 中運(yùn)放跟隨和THS1408 之間的電路。

圖4AD823 運(yùn)放跟隨前后波形

圖5 AD8028 運(yùn)放跟隨前后波形

芯片資料推薦電路中R12 為10 K,在實(shí)際電路調(diào)試過程中,AD 運(yùn)放的容性負(fù)載隨著輸入信號頻率的增大不斷減小,當(dāng)輸入信號頻率達(dá)到1 MHz 以上時,根據(jù)AD8028 的輸入電容值C =和容性負(fù)載計(jì)算公式:

系統(tǒng)要求采集的有效數(shù)據(jù)位為8 位, 根據(jù)THS1408 芯片資料可知:駐VIN 的范圍為-2 V ~ 2 V,對應(yīng)的AD14 位編碼為0 ~16 383,編碼方式設(shè)置為
線性二進(jìn)制。為了實(shí)現(xiàn)有效編碼的全范圍覆蓋,即輸入電壓范圍為0 ~5 V 時,采集的有效對應(yīng)編碼為0 ~255,設(shè)計(jì)駐VIN 最值差為0. 5 V,對應(yīng)的AD14 位編碼差值為2 048,通過FPGA 內(nèi)部程序?qū)⒛?shù)轉(zhuǎn)換的高11 位編碼進(jìn)行轉(zhuǎn)換處理:如果高11 位編碼大于“10111001100冶,則有效對應(yīng)編碼值為255;如果高11 位編碼小于“10011001100冶,則有效對應(yīng)編碼值為0; 其他情況下, 高11 位編碼減去零位值(10011001100)后,取低8 位數(shù)據(jù)為采集的有效對應(yīng)編碼。經(jīng)過內(nèi)部程序處理后,輸入電壓范圍為0 ~5 V 時,采集的有效對應(yīng)編碼為0 ~ 255,最后對采集的有效數(shù)據(jù)進(jìn)行編幀、打包和儲存。

4 時序邏輯設(shè)計(jì)

設(shè)計(jì)采用Xilinx 公司的FPGA 芯片作為時序邏輯控制器[8-9] ,根據(jù)THS1408 的采樣時序和采樣率確定AD 采集時序如圖6 所示。系統(tǒng)時鐘CLK 頻率為60 MHz,AD 采樣時鐘ad_clk 為6 MHz,系統(tǒng)上電后,FPGA 按照THS1408 的寫時序?qū)HS1408 的增益寄存器、偏移寄存器、控制寄存器進(jìn)行初始化配置,增益設(shè)置為1,偏移校正值設(shè)置為0,THS1408 工作模式設(shè)置為:普通工作模式、內(nèi)部參考電壓、線性二進(jìn)制編碼方式。當(dāng)上位機(jī)下發(fā)超聲數(shù)據(jù)采集命令時,采集裝置進(jìn)入數(shù)據(jù)采集狀態(tài),通過對系統(tǒng)時鐘進(jìn)行計(jì)數(shù)分頻產(chǎn)生AD 采樣時鐘ad_clk,對輸入信號進(jìn)行采樣和數(shù)據(jù)轉(zhuǎn)換,再通過控制數(shù)據(jù)輸出使能out_oe 輸出轉(zhuǎn)換的14 位數(shù)字量,數(shù)字量經(jīng)過內(nèi)部數(shù)據(jù)處理緩存入外部FIFO 中,再將FIFO 中的有效數(shù)據(jù)編幀存儲在16 GFlash 存儲陣列中[10] 。當(dāng)上位機(jī)下發(fā)讀取超聲數(shù)據(jù)命令時,超聲數(shù)據(jù)采集裝置將Flash 中的有效數(shù)據(jù)通過總線接口上傳到上位機(jī)進(jìn)行數(shù)據(jù)處理。

圖6 AD 采集時序

5 功能驗(yàn)證

將超聲數(shù)據(jù)采集裝置接入測試系統(tǒng),對超聲數(shù)據(jù)采集裝置進(jìn)行功能測試。在模擬的工作環(huán)境下,通過地面測試臺為采集裝置提供3 V 直流量,上位機(jī)軟件將超聲數(shù)據(jù)采集裝置采回的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理和分析,數(shù)據(jù)的幀校驗(yàn)準(zhǔn)確無誤,對分解后的數(shù)據(jù)進(jìn)行繪圖。

經(jīng)過功能驗(yàn)證,超聲數(shù)據(jù)采集裝置滿足實(shí)際工程的要求,能夠可靠的對超聲數(shù)據(jù)進(jìn)行采集。本設(shè)計(jì)只介紹了單通道的超聲數(shù)據(jù)采集,在單通道的基礎(chǔ)上,增加多路采集電路設(shè)計(jì)和調(diào)整AD 的采集時序可以實(shí)現(xiàn)多通道數(shù)據(jù)采集,這里就不做介紹了。