本文采用一種基于比例積分(PI)控制算法的環(huán)路濾波器應(yīng)用于帶寬自適應(yīng)的全數(shù)字鎖相環(huán)，建立了該鎖相環(huán)的數(shù)學(xué)模型
2010-10-14 10:03:25
1271 
本文在說(shuō)明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過(guò)程，最后對(duì)一些有關(guān)
2018-10-25 09:17:138237 三極管特性曲線詳細(xì)分析，特性曲線看不懂，
2015-06-29 16:34:40
設(shè)計(jì)。同時(shí)，在理論分析的基礎(chǔ)上，建立了全數(shù)字鎖相環(huán)的一階數(shù)學(xué)模型，從而可以根據(jù)具體的設(shè)計(jì)要求定量的計(jì)算參數(shù)，簡(jiǎn)化了ADPLL的設(shè)計(jì)。
2010-03-16 10:56:10
本帖最后由 gk320830 于 2015-3-9 20:38 編輯
最近在用adf 4001做一個(gè)鎖相環(huán)，環(huán)路配置好后發(fā)現(xiàn)鎖定不了，電荷泵cp 輸出一直在掃描，檢查芯片內(nèi)部的配置，也沒(méi)發(fā)現(xiàn)什么問(wèn)題，分頻輸出也是正常的，哪位高手用過(guò)這個(gè)芯片，幫我分析分析吧，期待中。。。
2010-09-14 08:52:16
，能夠減少對(duì)硬件電路參數(shù)的依賴，易于實(shí)現(xiàn)，而且控制方便。所以在逆變器并網(wǎng)中應(yīng)用很多，但是數(shù)字鎖相環(huán)也存在穩(wěn)定性差，對(duì)過(guò)零檢測(cè)電路要求高的問(wèn)題。下面結(jié)合筆者所作光伏并網(wǎng)逆變器的結(jié)構(gòu)，提出了增加鎖相環(huán)穩(wěn)定性
2018-12-03 14:01:24
本文按照數(shù)字鎖相環(huán)設(shè)計(jì)的步驟，采用手把手的方式講述設(shè)計(jì)過(guò)程和原理，旨在給數(shù)字鎖相環(huán)初次設(shè)計(jì)者提供一個(gè)思路，縮短開發(fā)的時(shí)間。 有關(guān)數(shù)字鎖相環(huán)的帖子不斷出現(xiàn)，但大多沒(méi)有講述其原理。翻開有關(guān)鎖相環(huán)的書總是
2012-01-12 15:29:12
數(shù)字鎖相環(huán)設(shè)計(jì)源程序PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率.目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
每日開講---學(xué)習(xí)STM32不得不看的剖析（詳細(xì)分析stm32f10x.h）摘要: 學(xué)習(xí)STM32不得不看的剖析（詳細(xì)分析stm32f10x.h）。/**這里是STM32比較重要的頭文件***************************************************************************
2021-08-05 07:44:05
本文跟大家一起詳細(xì)分析一下USB協(xié)議。
2021-05-24 06:16:36
問(wèn)一下大家，labview的鎖相環(huán)怎么設(shè)計(jì)，我不知道怎么設(shè)計(jì)NCO，計(jì)算頻率控制字的時(shí)候需要系統(tǒng)時(shí)鐘頻率，但是這個(gè)不知道怎么弄，大家有知道的嗎，幫一下忙，謝謝！
2017-06-20 10:36:08
鎖相環(huán)控制頻率的原理鎖相環(huán)頻率自動(dòng)跟蹤-------用鎖相環(huán)可以確保工作在想要的頻率點(diǎn)上如何理解以下兩段話？鑒相器是相位比較裝置， 它把輸入信號(hào)和壓控振蕩器的輸出信號(hào)的相位進(jìn)行比較， 產(chǎn)生對(duì)應(yīng)
2022-06-22 19:16:46
本帖最后由 一驥絕塵 于 2017-10-11 09:38 編輯
最近在做鎖相環(huán)（PLL）原理都看明白了，但是在用DSP編程的時(shí)候遇到問(wèn)題，二階廣義積分模塊最后有個(gè)積分環(huán)節(jié)，經(jīng)過(guò)積分后得到兩個(gè)
2017-10-11 09:29:09
、軟件鎖相環(huán)原理軟件鎖相環(huán)采用瞬時(shí)無(wú)功理論鎖相原，其基本結(jié)構(gòu)如下圖所示。三相電壓usa，u***，usc經(jīng)坐標(biāo)變換后得到usd，usq，這里的坐標(biāo)變換相當(dāng)于硬件鎖相環(huán)中的鑒相器，PI調(diào)節(jié)器相當(dāng)于環(huán)路濾波器
2015-01-04 22:57:15
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環(huán)的原理,特性與分析所謂鎖相環(huán)路，實(shí)際是指自動(dòng)相位控制電路（APC），它是利用兩個(gè)電信號(hào)的相位誤差，通過(guò)環(huán)路自身調(diào)整作用，實(shí)現(xiàn)頻率準(zhǔn)確跟蹤的系統(tǒng)，稱該系統(tǒng)為鎖相環(huán)路，簡(jiǎn)稱環(huán)路，通常用PLL 表示。
2008-08-15 13:18:46
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環(huán)PLL原理與應(yīng)用 第一部分：鎖相環(huán)基本原理 一、鎖相環(huán)基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
頻率合成器的主要性能指標(biāo)鎖相環(huán)頻率合成器原理鎖相環(huán)頻率合成器捕捉過(guò)程的分析與仿真
2021-04-22 06:27:35
如題，AD9957的鎖相環(huán)一直失鎖，不用鎖相環(huán)輸出點(diǎn)頻信號(hào)時(shí)正常的，用了鎖相環(huán)后，PLL_LOCK信號(hào)一直為低，sync_clk輸出信號(hào)也不是穩(wěn)定的周期信號(hào)，環(huán)路濾波器的值有點(diǎn)誤差，因?yàn)楝F(xiàn)有的器件沒(méi)有那么精確的電容電阻值，問(wèn)下鎖相環(huán)的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
求一ADF5355_鎖相環(huán)相關(guān)資料，最好中文版，詳細(xì)點(diǎn)
2017-03-06 23:32:13
該文章是完全原創(chuàng)，用最簡(jiǎn)潔的語(yǔ)言講清楚FPGA實(shí)現(xiàn)負(fù)反饋的精要。震撼！FPGA實(shí)現(xiàn)負(fù)反饋控制純數(shù)字鎖相環(huán)！.zip (225.26 KB )
2019-04-30 04:50:41
數(shù)據(jù)采集。通過(guò)鎖相環(huán)同步多塊板卡的采樣時(shí)鐘所需要的編程技術(shù)會(huì)根據(jù)您所使用的硬件板卡的不同而不同。對(duì)于基于PCI總線的產(chǎn)品（M系列數(shù)據(jù)采集卡，PCI數(shù)字化儀等），所有的同步都是通過(guò)RTSI總線上的時(shí)鐘和觸發(fā)線
2022-05-31 19:58:27
在使用K60的過(guò)程中發(fā)現(xiàn)自己pllinit（）不清楚，才發(fā)覺自己鎖相環(huán)的概念還不懂，so，趕緊補(bǔ)補(bǔ)……鎖相環(huán)（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制
2021-11-04 08:57:18
PLL(鎖相環(huán))電路原理是什么？
2022-01-21 07:03:37
信號(hào)源的任何應(yīng)用的理想選擇，并且利用微帶或陶瓷諧振器拓?fù)浣Y(jié)構(gòu)可提供出色的相位噪聲性能。測(cè)試儀器雷達(dá)系統(tǒng)SFS10500H-LF鎖相環(huán)SFS10625H-LF鎖相環(huán)SFS10640H-LF鎖相環(huán)
2021-04-03 17:05:46
前輩們你們好，我是在校學(xué)生在做鎖相環(huán)鑒頻仿真實(shí)驗(yàn)，但是無(wú)法得到好的結(jié)果，請(qǐng)問(wèn)前輩們可以指導(dǎo)一下么？謝謝！
2020-06-01 10:20:04
[url=]uboot代碼詳細(xì)分析[/url]
2016-01-29 13:51:41
介紹了頻率捕獲、電荷泵鎖相環(huán)等熱點(diǎn)應(yīng)用問(wèn)題。目錄：第1章 簡(jiǎn)介1.1 PLL的性質(zhì)1.1.1 帶寬1.1.2 線性1.2 本書結(jié)構(gòu)1.3 文獻(xiàn)及注釋1.3.1 推薦書目1.3.2 技術(shù)文集1.3.3
2017-08-10 17:44:31
采用后向Euler數(shù)值積分法實(shí)現(xiàn)二階鎖相環(huán)的一個(gè)仿真模型，對(duì)二階鎖相環(huán)進(jìn)行仿真，那位大俠做過(guò)？可以參考下原代碼不？
2012-05-28 17:21:05
有沒(méi)有大神有用Verilog代碼寫的數(shù)字鎖相環(huán)程序呀，求 。謝謝
2017-07-05 22:54:56
跟蹤輸入頻率的變化?！ ?b class="flag-6" style="color: red">鎖相環(huán)具有良好的跟蹤性能。若輸入FM 信號(hào)時(shí)，讓環(huán)路通帶足夠?qū)?，使信?hào)的調(diào)制頻譜落在帶寬之內(nèi)，這時(shí)壓控振蕩器的頻率跟蹤輸入調(diào)制的變化。 對(duì)于鎖相環(huán)的詳細(xì)分析可參閱有關(guān)鎖相技術(shù)
2019-03-17 06:00:00
請(qǐng)問(wèn)可以用鎖相環(huán)來(lái)制作DDS嗎?并且用單片機(jī)控制
2016-06-28 17:51:01
對(duì)電機(jī)轉(zhuǎn)速實(shí)施非常精確的轉(zhuǎn)速測(cè)量和控制。本文介紹的基于鎖相環(huán)的可變量程轉(zhuǎn)速控制系統(tǒng)，是為研制新一代具有卷繞特性的調(diào)速電機(jī)控制器而開發(fā)的[1]，其轉(zhuǎn)速信號(hào)檢測(cè)方法具有結(jié)構(gòu)簡(jiǎn)單、安裝方便、價(jià)廉可靠的特點(diǎn)
2011-07-13 17:08:51
一、內(nèi)容繼續(xù)無(wú)霍爾的學(xué)習(xí)，根據(jù)原理及仿真，了解相關(guān)原理和實(shí)現(xiàn)方法。二、知識(shí)點(diǎn)1.基于鎖相環(huán)的轉(zhuǎn)子位置估計(jì)反正切函數(shù)的轉(zhuǎn)子位置估算由于是根據(jù)估算的擴(kuò)展反電動(dòng)勢(shì)進(jìn)行計(jì)算的，但是由于滑模控制在滑動(dòng)模態(tài)下
2021-08-27 06:54:13
本文由鎖相環(huán)頻率合成器的基本工作原理入手，介紹基于鎖相環(huán)芯片ADF4106的工作特性，并結(jié)合環(huán)路濾波器、壓控振蕩器和射頻通路設(shè)計(jì)出一種輸出頻率為2GHz的頻率合成器，并經(jīng)過(guò)印制板加工及測(cè)試，驗(yàn)證實(shí)驗(yàn)
2018-09-06 14:32:13
HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。關(guān)鍵詞：FPGA；三相鎖相環(huán)；乘法復(fù)用；CORDIC
2019-06-27 07:02:23
ADF4351鎖相環(huán)介紹及相關(guān)硬件設(shè)計(jì)ADF4351是ADI公司推出的一款集成VCO的鎖相環(huán)芯片。其輸出頻率范圍可配置為35MHZ到4400MHZ，這取決于參考頻率和寄存器配置。其內(nèi)部包括整數(shù)N
2022-01-11 07:28:51
0引言鎖相環(huán)廣泛應(yīng)用于如電能質(zhì)量分析、電力系統(tǒng)保護(hù)、并網(wǎng)變換器以及無(wú)功補(bǔ)償?shù)痊F(xiàn)代工業(yè)控制領(lǐng)域。已有研究人員對(duì)單dq坐標(biāo)系三相鎖相環(huán)算法進(jìn)行了分析,通過(guò)對(duì)電壓矢量的坐標(biāo)變換及PI控制,實(shí)現(xiàn)理想電壓工況
2021-09-06 09:24:01
隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字化應(yīng)用逐漸普及，在數(shù)字通信、電力系統(tǒng)自動(dòng)化等方面越來(lái)越多地運(yùn)用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實(shí)現(xiàn)、省資源。本文綜合以上考慮，在一片F(xiàn)PGA中以Quartus II為平臺(tái)用VHDL實(shí)現(xiàn)了一個(gè)全數(shù)字鎖相環(huán)功能模塊，構(gòu)成了片內(nèi)鎖相環(huán)。
2019-10-10 06:12:52
全數(shù)字鎖相環(huán)由那幾部分組成？數(shù)字鎖相環(huán)的原理是什么？如何采用VHDL實(shí)現(xiàn)全數(shù)字鎖相環(huán)電路的設(shè)計(jì)？
2021-05-07 06:14:44
怎樣去設(shè)計(jì)一種三階環(huán)路濾波器？如何對(duì)三階環(huán)路濾波器進(jìn)行驗(yàn)證測(cè)試？
2021-05-20 06:23:52
，與傳統(tǒng)鎖相相比，能夠減少對(duì)硬件電路參數(shù)的依賴，易于實(shí)現(xiàn)，而且控制方便。所以在逆變器并網(wǎng)中應(yīng)用很多，但是數(shù)字鎖相環(huán)也存在穩(wěn)定性差，對(duì)過(guò)零檢測(cè)電路要求高的問(wèn)題。下面結(jié)合筆者所作光伏并網(wǎng)逆變器的結(jié)構(gòu)，提出
2018-12-05 09:53:26
模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里？
2023-04-24 10:48:52
經(jīng)典數(shù)字鎖相環(huán)路結(jié)構(gòu)及工作原理是什么？改進(jìn)的數(shù)字鎖相環(huán)結(jié)構(gòu)及工作原理是什么怎樣對(duì)改進(jìn)的數(shù)字鎖相環(huán)進(jìn)行仿真？
2021-04-20 06:47:12
數(shù)字鎖相環(huán)頻率合成系統(tǒng)的工作原理CPU控制數(shù)字鎖相環(huán)頻率合成系統(tǒng)FPGA實(shí)現(xiàn)
2021-04-09 06:20:37
大家好，我的課題是要用FPGA做一個(gè)高精度鎖相環(huán)。這個(gè)數(shù)字鎖相環(huán)的工作原理為：正弦模擬信號(hào)通過(guò)低通濾波器后，經(jīng)過(guò)模數(shù)轉(zhuǎn)換器（ADC）轉(zhuǎn)化為數(shù)字信號(hào)，與NCO（數(shù)控振蕩器） 的輸出信號(hào)相乘后濾波，從而
2016-08-15 11:31:56
求大神詳細(xì)分析電路圖個(gè)元器件作用
2013-08-04 15:46:35
電力鎖相環(huán)的基本原理是這樣，但是在labview中不知道該怎么實(shí)現(xiàn)，尤其是里面的pi控制和積分器有大佬能提供下思路嗎 謝謝各位大佬
2018-03-06 09:57:42
本文介紹了電荷泵鎖相環(huán)電路鎖定檢測(cè)的基本原理，通過(guò)分析影響鎖相環(huán)數(shù)字鎖定電路的關(guān)鍵因子，推導(dǎo)出相位誤差的計(jì)算公式。并以CDCE72010 為例子，通過(guò)實(shí)驗(yàn)驗(yàn)證了不合理的電路設(shè)計(jì)或外圍電路參數(shù)是如何影響電荷泵鎖相環(huán)芯片數(shù)字鎖定指示的準(zhǔn)確性。
2021-04-20 06:00:37
簡(jiǎn)易數(shù)字信號(hào)傳輸性能分析儀鎖相環(huán)資料
2015-07-20 23:40:43
數(shù)字鎖相環(huán)可以用于鎖定正弦信號(hào)嗎？
2019-02-18 07:38:23
數(shù)字鎖相環(huán)的參考信號(hào)可以是正弦信號(hào)嗎
2018-08-18 06:55:49
請(qǐng)問(wèn)一下怎樣對(duì)stm32的啟動(dòng)代碼進(jìn)行詳細(xì)分析呢？
2021-11-26 07:10:48
我們現(xiàn)在要設(shè)計(jì)一個(gè).18工藝下的頻率合成器(四階鎖相環(huán))。我現(xiàn)在想知道怎么去設(shè)計(jì)三階LPF,我預(yù)計(jì)的方法是先用某種方法算得LPF各元件的初值，然后帶入到ADS的PLL設(shè)計(jì)模板中進(jìn)行交流分析，得到優(yōu)化
2021-06-25 07:16:33
本帖最后由 gk320830 于 2015-3-7 16:40 編輯
高速數(shù)字鎖相環(huán)的原理及應(yīng)用
2012-08-17 10:47:04
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字
2008-08-14 22:12:51
56 一、實(shí)驗(yàn)目的1、掌握模擬鎖相環(huán)的組成及工作原理。2、學(xué)習(xí)用集成鎖相環(huán)構(gòu)成鎖相解調(diào)電路。3、學(xué)習(xí)用集成鎖相環(huán)構(gòu)成鎖相倍頻電路。
二、鎖相環(huán)路的基本原理
2009-03-22 11:44:37126 本文提出了一種基于鎖相技術(shù)的組合式三相逆變器控制策略，詳細(xì)分析了鎖相技術(shù)的基本工作原理及鎖相控制策略，并給出了鎖相環(huán)電路的關(guān)鍵參數(shù)設(shè)計(jì)及實(shí)驗(yàn)驗(yàn)證。通過(guò)僅遠(yuǎn)程采
2009-04-08 15:08:2338 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)：在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測(cè)電路，配合CPU對(duì)環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智能配
2009-06-25 23:32:5772 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì):
2009-06-26 17:30:59141 介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)敘述了其工作原理和設(shè)計(jì)思路，并用可編程邏輯器件FPCA予以實(shí)現(xiàn)。
2009-07-21 16:46:410 本文在介紹了經(jīng)典全數(shù)字鎖相環(huán)（all digital PLL, ADPLL）的基礎(chǔ)上，提出了具有捕獲鎖定未知輸入信號(hào)頻率功能的ADPLL，使用方便，應(yīng)用廣泛。本文詳盡的描述了系統(tǒng)的工作原理和關(guān)
2009-08-29 10:07:0843 鎖相環(huán)被廣泛應(yīng)用于電力系統(tǒng)的測(cè)量和控制中。介紹了一種新型的基于比例積分控制邏輯的全數(shù)字鎖相環(huán)。通過(guò)對(duì)其數(shù)學(xué)模型的分析，闡述了該鎖相環(huán)的各項(xiàng)性能指標(biāo)與設(shè)計(jì)參數(shù)的
2010-07-02 16:54:1030 本文在分析商用全數(shù)字鎖相環(huán)的常用技術(shù)和低頻信號(hào)的特點(diǎn)后，提出一種適用于低頻信號(hào)的基于CPLD的鎖相環(huán)實(shí)現(xiàn)方法。
2010-08-06 14:39:19118 介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)描
2010-09-19 10:09:1468 實(shí)驗(yàn)五? 數(shù)字鎖相環(huán)與位同步
一、?實(shí)驗(yàn)目的
??? 1. 掌握數(shù)字鎖相環(huán)工作原理以及觸發(fā)式數(shù)字鎖
2009-04-01 09:27:455264 
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測(cè)電路，配合CPU對(duì)環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智
2009-06-20 12:39:321408 
針對(duì)傳統(tǒng)的全數(shù)字鎖相環(huán)只能鎖定已知信號(hào)和鎖頻范圍較小的問(wèn)題, 提出了一種自動(dòng)變模控制的寬頻帶全數(shù)字鎖相環(huán)。對(duì)比分析了各類全數(shù)字鎖相環(huán)鎖頻、鎖相的工作機(jī)理, 提出了一種新
2011-09-14 15:22:2279 本內(nèi)容詳細(xì)介紹了三階電荷泵鎖相環(huán)鎖定時(shí)間的研究，歡迎大家下載學(xué)習(xí)
2011-09-16 16:37:4921 一種基于bang_bang鑒頻鑒相器的全數(shù)字鎖相環(huán)設(shè)計(jì)_陳原聰
2017-01-07 20:49:2711 Buck變換器原理詳細(xì)分析
2017-09-15 17:26:2530 一致的結(jié)果，從而消除反饋滯后一拍。所提出的鎖相環(huán)僅以兩個(gè)乘法器的額外開銷即可大幅增強(qiáng)鎖相環(huán)的穩(wěn)定性，并且使在s域內(nèi)設(shè)計(jì)的性能指標(biāo)能夠在z域內(nèi)嚴(yán)格實(shí)現(xiàn)，克服了傳統(tǒng)數(shù)字鎖相環(huán)性能退化的問(wèn)題。仿真和實(shí)驗(yàn)結(jié)果表明，所
2018-01-02 10:30:419 隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字化應(yīng)用逐漸普及，在數(shù)字通信、電力系統(tǒng)自動(dòng)化等方面越來(lái)越多地運(yùn)用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實(shí)現(xiàn)、省資源。本文綜合以上考慮，在一片F(xiàn)PGA中以Quartus II為平臺(tái)用VHDL實(shí)現(xiàn)了一個(gè)全數(shù)字鎖相環(huán)功能模塊，構(gòu)成了片內(nèi)鎖相環(huán)。
2020-07-16 09:16:082465 
本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語(yǔ)言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0065 本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語(yǔ)言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0018 為了提高全數(shù)字鎖相環(huán)的系統(tǒng)運(yùn)行速度、降低系統(tǒng)功耗，同時(shí)提高鎖相系統(tǒng)的動(dòng)態(tài)性能與穩(wěn)態(tài)性能，提出一種基于流
2021-04-01 11:53:121740 
基于FPGA的高性能全數(shù)字鎖相環(huán)
2021-06-08 11:09:0145 正激有源鉗位的詳細(xì)分析介紹。
2021-06-16 16:57:0756 模擬鎖相環(huán)和數(shù)字鎖相環(huán)的主要區(qū)別在于它們的控制方式不同。模擬鎖相環(huán)是通過(guò)模擬電路來(lái)控制頻率和相位，而數(shù)字鎖相環(huán)是通過(guò)數(shù)字信號(hào)處理技術(shù)來(lái)控制頻率和相位。此外，模擬鎖相環(huán)的精度較低，而數(shù)字鎖相環(huán)的精度較高。
2023-02-15 13:47:533623 電子發(fā)燒友網(wǎng)站提供《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì).pdf》資料免費(fèi)下載
2023-11-10 09:47:340 在現(xiàn)代數(shù)字通信中, 數(shù)據(jù)傳輸中一個(gè)很重要的問(wèn)題就是同步問(wèn)題。而同步系統(tǒng)中的核心技 術(shù)就是鎖相環(huán)。鎖相環(huán)有模擬鎖相環(huán)、模擬?數(shù)字混合環(huán)、全數(shù)字鎖相環(huán)等。前二種環(huán)路都要采 用壓控振蕩器V CO , 利用
2023-11-09 08:31:401
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論