DDR存儲器電氣特性驗證

　前言

　　幾乎每一個電子設(shè)備，從智能手機到服務(wù)器，都使用了某種形式的RAM存儲器。盡管閃存NAND繼續(xù)流行(由于各式各樣的消費電子產(chǎn)品的流行)，由于SDRAM為相對較低的每比特成本提供了速度和存儲很好的結(jié)合，SDRAM仍然是大多數(shù)計算機以及基于計算機產(chǎn)品的主流存儲器技術(shù)。DDR是雙數(shù)據(jù)速率的SDRAM內(nèi)存，已經(jīng)成為今天存儲器技術(shù)的選擇。DDR技術(shù)不斷發(fā)展，不斷提高速度和容量，同時降低成本，減小功率和存儲設(shè)備的物理尺寸。

　　隨著時鐘速率和數(shù)據(jù)傳輸速率不斷增加和性能的提高，設(shè)計工程師必須保證系統(tǒng)的性能指標，或確保系統(tǒng)內(nèi)部存儲器和存儲器控制設(shè)備的互操作性，存儲器子系統(tǒng)的模擬信號完整性已成為設(shè)計工程師越來越多重點考慮的問題。許多性能問題，甚至在協(xié)議層發(fā)現(xiàn)的問題，也可以追溯到信號完整性問題上。因此，存儲器的模擬信號完整性驗證已經(jīng)成為很多電子設(shè)計驗證關(guān)鍵的一步。

　　JEDEC(電子工程設(shè)計發(fā)展聯(lián)合協(xié)會)已經(jīng)明確規(guī)定存儲設(shè)備詳細測試要求，需要對抖動、定時和電氣信號質(zhì)量進行驗證。測試參數(shù)：如時鐘抖動、建立和保持時間、信號的過沖、信號的下沖、過渡電壓等列入了JEDEC為存儲器技術(shù)制定的測試規(guī)范。但執(zhí)行規(guī)范里的這些測試是一個很大的挑戰(zhàn)，因為進行這些測試很可能是一個復(fù)雜而又耗時的任務(wù)。擁有正確的工具和技術(shù)，可以減少測試時間，并確保最準確的測試結(jié)果。在本應(yīng)用文章中，我們將討論針對存儲器測試的解決方案，這個方案能夠幫助工程師戰(zhàn)勝挑戰(zhàn)和簡化驗證過程。

　　信號的獲取和探測

　　存儲器驗證的第一個難點問題是如何探測并采集必要的信號。JEDEC標準規(guī)定的測試應(yīng)在存儲器元件的BGA(球柵陣列結(jié)構(gòu)的PCB)上。而FBGA封裝組件包括一個焊球連接陣列(這是出于實際目的)，無法進入連接，如何進行存儲器的探測呢？

　　一種解決方案是在PCB布線過程中設(shè)計測試點，或探測存儲器元件板的背面的過孔。雖然這些測試點沒有嚴格在“存儲器元件附近”，PCB走線長度一般都比較短，對信號衰減的影響很小。當使用這種方法探測時，信號完整性通常是相當不錯的，可以進行電氣特性的驗證。

圖1 DDR3雙列直插內(nèi)存模塊(DIMM)“背面”的測試點

　　對于這種類型應(yīng)用，可以使用手持探頭，但是在多個探頭前端和測試點同時保持良好的電接觸非常困難。

　　考慮到有些JEDEC的測量要求三個或更多的測試點，加上其他信號如芯片選擇信號、RAS和CAS可能需要確定存儲器狀態(tài)，許多工程師常常選擇使用焊接式探頭進行連接。

　　泰克公司開發(fā)了一種專為這種類型的應(yīng)用設(shè)計的探測解決方案。P7500系列探頭有4～20GHz的帶寬，是存儲器驗證應(yīng)用的選擇。圖2說明了幾個可用的P7500系列探頭前端之一，這種探頭非常適合存儲器驗證的應(yīng)用。這些微波同軸”前端在需要多個探測前端進行焊接情況時提供了有效的解決方案，同時提供優(yōu)秀的信號保真度和4GHz帶寬，足已滿足存儲器DDR3@1600MT/s的測試需求。

圖2 P7500系列微波同軸探頭焊接到DIMM上

　　P7500系列探頭針對存儲器測試應(yīng)用的另一個優(yōu)點是泰克專有的TriMode(三態(tài))功能。這種獨特的功能允許探頭不但可以測試+和-差分信號，又可以測試單端信號。使用探頭前端的三個焊接連接，用戶就可以使用探頭上控制按鈕或在示波器菜單來對差分和單端探測模式之間進行切換。使用焊接探頭的+連接到單端數(shù)據(jù)或地址線，使用焊接探頭的-連接到另一相鄰線。然后用戶可以使用一個探頭，通過兩個單端測量模式之間切換，很容易地測量其中任何兩個信號。

圖3 P7500三態(tài)前端連接

　　然而，很多情況下通過背面過孔探測信號可能不是一種好的選擇。使用嵌入式存儲器設(shè)計，存儲器元件背面可能沒有可用的板上空間。甚至很多標準的DIMM，在板的兩面都有存儲器元件，以增加存儲密度。這種情況下，測試工程師怎樣才能探測到測試點呢？

　　幸運的是，即使這樣情況，現(xiàn)在也有探測解決方案。泰克公司與Nexus科技公司合作開發(fā)了所有標準DDR3和DDR2存儲器設(shè)備轉(zhuǎn)接板內(nèi)插板組件。這些轉(zhuǎn)接板內(nèi)插板使用插槽代替存儲器元件連接到被測設(shè)備。在轉(zhuǎn)接板有探測的測試點，然后對齊到插槽上的位置。存儲器元件再插到轉(zhuǎn)接板上。圖4是這種“連接”的示意圖。

圖4 DDR轉(zhuǎn)接板內(nèi)插板組件

　　Nexus轉(zhuǎn)接獨特的特點是使用專有插座和保留了每一個焊料的組成部分。這使得更換轉(zhuǎn)接板和存儲器元件時不需要重新焊接，從而增加了靈活性，同時也降低了由于多次焊接操作帶來不穩(wěn)定的電氣連接的風險。

　　轉(zhuǎn)接板內(nèi)插板嵌入了小型隔離電阻，盡可能接近存儲器的BGA焊盤。這些電阻與P7500系列探頭前端電網(wǎng)絡(luò)完全匹配，確保良好的信號保真度。

　　執(zhí)行JEDEC一致性測試

　　如前所述，JEDEC規(guī)范為存儲器技術(shù)的一致性測試制定了具體的測試技術(shù)。這些測試包括參數(shù)測試，例如，時鐘抖動、建立和保持時間、過渡電壓、信號過沖和下沖、斜率，以及其他電信號質(zhì)量測試。這些指定的測試項目不僅多，而且使用通用的測試工具，測試非常復(fù)雜。

　　以斜率測量為例，在數(shù)據(jù)、選通信號、控制信號上必須測量斜率，然后斜率用于計算調(diào)整，如建立和保持定時測量通過/失敗的極限測試。然而，如何進行斜率測量的細節(jié)是取決于被測信號的。

　　由于JEDEC指定測量方法、參考電平、合格/不合格極限測試等的復(fù)雜性，如果有一個應(yīng)用程序?qū)DR測試制定測量工具，那么，使用這樣的實用工具，就可以確保測量的正確配置和消除許多時間的設(shè)置。

　DDR分析軟件

　　泰克實時示波器中的選件DDRA（DPO的泰克實時示波器/DSA70000系列，MSO70000系列，DPO7000系列）是一個軟件工具，用于DDR設(shè)備測試設(shè)置和自動化測試。DDRA提供的符合JEDEC規(guī)范的廣大的測量設(shè)置，但對于非標準設(shè)備或系統(tǒng)工程，用戶也可以選擇自定義多個設(shè)置完成測量任務(wù)。目前此軟件選件支持六種不同的DDR技術(shù)：DDR、DDR2、DDR3、LPDDR、LPDDR2和GDDR3。

　　選件DDRA連同泰克示波器上的另外兩個軟件：高級搜索&標記（選件ASM，上面已描述）和DPOJET抖動和眼圖分析工具，這三個工具結(jié)合在一起使用，建立了一個強大、靈活且易使用的DDR測試和調(diào)試套件。

　　DDRA菜單界面有五個步驟，這五個步驟通過選擇過程引導(dǎo)用戶。在這里，用戶選擇DDR類型進行測試（DDR、DDR2等）和存儲器的速度等級。這個例子中，下拉選擇框顯示了覆蓋所有的DDR標準測試，也可以對速率達到1600MT/s的DDR3進行測試。除了默認選擇，用戶可以輸入用戶自定義速度設(shè)置，使得軟件容易適應(yīng)未來技術(shù)發(fā)展。一旦DDR類型和數(shù)據(jù)速率被選中，DDRA自動配置用于測量正確電壓參考。這里會再次出現(xiàn)“用戶定義”設(shè)置，允許用戶不用JEDEC的默認值和輸入用戶自定義的Vdd和Vref值（如果需要）。

圖5 DDRA結(jié)果界面顯示了兩個結(jié)果圖

　　第2步允許用戶選擇執(zhí)行哪個測量?？捎玫臏y量通過下拉菜單選擇，這些選項根據(jù)信號和探測連接。例如，時鐘的測量都歸入一個“時鐘”下拉菜單中。讀測量、寫測量和地址/命令測量都被分到各自的下拉菜單。

　　DDRA菜單界面的步驟3、4和5將引導(dǎo)用戶對所需的信號進行探測，并提供自定義或調(diào)整參數(shù)的設(shè)置（如測量參考電平）。

　　一旦設(shè)置完成，用戶選擇運行或），示波器將采集感興趣的信號，識別和標記數(shù)據(jù)突發(fā)（如果需要）。使用默認的記錄長度，示波器通常會采集大約1000UI時間間隔，對采集波形的所有的有效邊緣進行測量。軟件會自動生成眼圖、DQ和DQS重疊顯示。在DDRA“結(jié)果”面板中顯示所有測量結(jié)果的統(tǒng)計值、指標極限值、合格/不合格結(jié)果和其他數(shù)據(jù)。還可以生成打印報告，也可以選擇保存波形數(shù)據(jù)進行測量。

　　數(shù)字和模擬聯(lián)合觀測

　　如前所述，有很多方法去探測DDR信號，從轉(zhuǎn)接內(nèi)插板到焊接探頭的前端。首先需要監(jiān)測多路數(shù)字信號，然后發(fā)現(xiàn)信號完整性問題，再增加一個探頭查看其模擬信號的波形，這就是所謂的“雙探測“，這是一個常見的調(diào)試方法。這種探測方法會影響被測信號的阻抗，同時使用兩個探頭會增加信號的負載效應(yīng)，使信號的上升時間和下降時間、幅度和噪聲性能變差。

圖6 iCapture結(jié)構(gòu)

圖7 iCapture顯示了芯片選擇線的模擬和數(shù)字聯(lián)合觀測

　　MSO70000的iCapture功能可以看到時間相關(guān)的數(shù)字和模擬信號，避免了雙探頭探測的額外負載電容和建立時間。16個數(shù)字通道中的任一通道的信號可以切換到示波器的模擬信號采集來觀測，從而提供一個時域相關(guān)的數(shù)字和模擬信號同時觀測。圖7顯示了驗證GDDR5的設(shè)計中片選線的一個簡單例子。在采集數(shù)字信號時，這可以幫助確保正確的邏輯門限電平，或驗證信號完整性更準確。

　　總結(jié)

　　在本應(yīng)用文章中，描述了與DDR相關(guān)的許多測試挑戰(zhàn)，并提出了驗證和調(diào)試存儲器設(shè)計的工具。關(guān)于DDR測試的更多細節(jié)，請訪問JEDEC的網(wǎng)站http://www.jedec.org/或http://www.memforum.org/index.asp，可以找到詳細的DDR規(guī)范、白皮書，和其他輔助材料，也可以登錄www.tektronix.com/memory，查找關(guān)于DDR測試的更多信息。