VCC 去耦電容

芯片內(nèi)置的微型變壓器的頻率高達(dá)約 70MHz，短時(shí)間內(nèi)如此大頻率的切換，將引起較大的 dv/dt 及di/dt，將產(chǎn)生一定的電磁輻射。 微型變壓器的原副邊電流路徑的環(huán)路面積影響著輻射干擾的強(qiáng)弱，電流環(huán)路越大，輻射越強(qiáng)。 PCB 布線時(shí)需要最大程度地縮小電流路徑的環(huán)路面積。

輸入 VCC 及輸出側(cè) VISO 的儲(chǔ)能電容及耦合電容位置放盡可能擺放在靠近芯片的管腳位置， 以減少環(huán)路面積和 PCB 走線的寄生電感， 一般應(yīng)控制在 2mm 以內(nèi)。 儲(chǔ)能電容 10μ F 應(yīng)放在最外側(cè)，去耦電容要放在靠近芯片的位置。 如下圖 4 和圖 5 所示。

當(dāng)需要在供電電源線和地線中放置過孔，過孔的擺放位置在電容相對(duì)于芯片管腳的外側(cè)，而非放置在電容和芯片之間，以減少過孔寄生電感的影響，如下圖 6 和圖 7 所示。如果 PCB 空間允許應(yīng)多放置幾個(gè)過孔，這樣過孔的寄生電感相當(dāng)于并聯(lián)，進(jìn)一步減少過孔的寄生電感帶來的影響。

變壓器的頻率高達(dá) 70MHz，芯片在開關(guān)期間需要初次級(jí)供電端 VCC對(duì) GNDA 以及 VISO 對(duì) GNDB 需要放置容量約 10μ F 儲(chǔ)能電容來提供開關(guān)期間的瞬間大電流。此外， 需要合適的去耦電容來濾除高頻噪聲。 去耦電容一般選用 MLCC 多層陶瓷電容，但陶瓷電容存在著寄生電感，頻率越高，越不能忽略 ESL 的影響。 MLCC電容的等效圖如下所示。

ESR： 電容器電介質(zhì)或者電極損耗(高頻)產(chǎn)生的寄生電阻；

ESL： 電容的分布電感以及 PCB 走線的寄生電感。

某 10nF/10V MLCC 電容相應(yīng)的阻抗-頻率如圖 9 所示：

從上圖可以看到，當(dāng)頻率較低時(shí)，電容的感抗遠(yuǎn)小于容抗，表現(xiàn)為容抗特性，且阻抗值較大；當(dāng)超過自振頻率時(shí)，電容的感抗大于容抗，表現(xiàn)為感抗特性，阻抗隨著頻率的增加而增加。因此，在選擇器件時(shí)， 去耦電容的自振頻率應(yīng)在 70MHz 及多倍頻附近。 也可以用幾個(gè)不同容量的去耦電容，這樣可以覆蓋更寬的頻率。

從上圖可以看到，當(dāng)頻率較低時(shí)，電容的感抗遠(yuǎn)小于容抗，表現(xiàn)為容抗特性，且阻抗值較大；當(dāng)超過自振頻率時(shí)，電容的感抗大于容抗，表現(xiàn)為感抗特性，阻抗隨著頻率的增加而增加。因此，在選擇器件時(shí)， 去耦電容的自振頻率應(yīng)在 70MHz 及多倍頻附近。 也可以用幾個(gè)不同容量的去耦電容，這樣可以覆蓋更寬的頻率。

從上圖可以看到，當(dāng)頻率較低時(shí)，電容的感抗遠(yuǎn)小于容抗，表現(xiàn)為容抗特性，且阻抗值較大；當(dāng)超過自振頻率時(shí)，電容的感抗大于容抗，表現(xiàn)為感抗特性，阻抗隨著頻率的增加而增加。因此，在選擇器件時(shí)，去耦電容的自振頻率應(yīng)在70MHz及多倍頻附近。也可以用幾個(gè)不同容量的去耦電容，這樣可以覆蓋更寬的頻率。

除了上述利用分立器件外，也可以通過PCB的VCC平面層與地層之間拼接電容，形成VCC去耦電容。PCB拼接電容的分布電感較小，高頻特性優(yōu)于分立器件，可以覆蓋相對(duì)較寬的頻率。PCB拼接電容于PCB板上的分立器件的電容共同起到去耦作用。例如PCB第一層GNDA和第二層VCC之間的厚度為0.2mm，VCC和GNDA的交疊面積為0.0021m2。

按照上述計(jì)算方式，得到拼接電容約為C=4.5*8.544*0.0021/0.0002pF，=403.7pF。