硬件電子琴電路設(shè)計實驗

一、實驗要求：
設(shè)計一個簡單的硬件電子琴，當(dāng)按下某鍵時發(fā)出該鍵對應(yīng)的音調(diào)，并顯示對
應(yīng)的音名。
二、實驗?zāi)康模?br>學(xué)習(xí)使用數(shù)控分頻器設(shè)計實用電路。
三、硬件要求：
主芯片EPF10K10LC84-4。
可變時鐘源。
8 位按鍵開關(guān)。
兩位7 段數(shù)碼管。
揚聲器。
四、實驗原理：
1．音名與頻率的關(guān)系：
音樂的十二平均率規(guī)定：每兩個八度音(如簡譜中的中音1 與高音1)之間的頻率相差一倍。在兩個八度音之間，又可分為十二個半音，每兩個半音的頻率比為。另外，音名A(簡譜中的低音6)的頻率為440Hz，音名B 到C 之間、E 到F之間為半音，其余為全音。由此可以計算出簡譜中從低音1 至高音1 之間每個音名的頻率，如表5 所示。由于音階頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將計算得到的分頻數(shù)四舍五入取整。若基準頻率過低，則由于分頻系數(shù)過小，四舍五入取整后的誤差較大。若基準頻率過高，雖然誤碼差變小，但分頻結(jié)構(gòu)將變大。實際的設(shè)計應(yīng)綜合考慮兩方面的因素，在盡量減小頻率誤差的前提下取合適的基準頻率。本實驗中選取5MHZ 的基準頻率。若無5MHz 的時鐘頻率,則可以先分頻得到4MHz 或換一個新的基準頻率。實際上，只要各個音名間的相對頻率關(guān)系不變，C 作1 與D 作1 演奏出的音樂昕起來都不會“走調(diào)”。
.. 表：5 簡譜中音名與頻率的關(guān)系

2．系統(tǒng)設(shè)計：
主系統(tǒng)如圖所示，其內(nèi)部有4 個功能模塊預(yù)制數(shù)計數(shù)器、初始計數(shù)值、二分頻器和音名譯碼電路。當(dāng)8 位發(fā)聲控制鍵輸入中某一位為高電平時，則對應(yīng)某一音階的初始計數(shù)值作為獲得該音階的分頻預(yù)置值將送入預(yù)制數(shù)計數(shù)器；預(yù)制數(shù)計數(shù)器輸出相應(yīng)的頻率同時輸出對應(yīng)該音階簡譜的顯示數(shù)碼；該頻率經(jīng)二分頻器后送入揚聲器，同時在數(shù)碼管上顯示該音名的鍵碼。
五、實驗內(nèi)容：
1．示例程序頂層文件如圖所示。模塊DZQS 是音階發(fā)生器，當(dāng)8 位發(fā)聲控制輸入DAIN 中某一位為高電平時，則對應(yīng)某一音階的數(shù)值將從端口DOUT 輸出，作為獲得該音階的分頻預(yù)置值；同時由CODE 輸出對應(yīng)該音階簡譜的顯示數(shù)碼，如‘5’，并由HIGH 輸出指示音階高8 度顯示。

圖：23 硬件電子琴電路結(jié)構(gòu)
2．模塊DZQC 中的主要電路是一個數(shù)控分頻器，它由一個初值可預(yù)置的加法計數(shù)器構(gòu)成，當(dāng)模塊DZQC 由端口DIN 獲得一個2 進制數(shù)后，將以此值為計數(shù)器的預(yù)置數(shù)，對端口CLK 輸入的頻率進行分頻，之后由SP 向揚聲器輸出發(fā)聲。
3．編譯適配以上3 個示例文件，給出仿真波形，最后進行下載和硬件測試實驗。建議用8 位撥碼開關(guān)作為DA[7..0]輸入信號控制各音階；選擇2 個數(shù)碼管分別顯示顯示琴音簡譜碼和高8 度。
4．建議CLK 接5MHz 時鐘，CP 接1KHz 時鐘，SP 接揚聲器輸入端，DA[7..0]
接8 位撥碼開關(guān)，SEL[2..0]和SEG[6..0]分別接7 段碼對應(yīng)的SEL[2..0]和g~a。
注：示例程序在文件夾EXAMPLE13 中，DZQ.GDF 文件是示例程序的頂層文件。
六、實驗報告：
用仿真波形和電路原理圖，詳細敘述硬件電子琴的工作原理及其3 個VHDL文件中相關(guān)語句的功能，敘述硬件實驗情況，提出硬件樂曲演奏電路的設(shè)計和實驗方案。
回答下面的思考題：
思考題1：考慮二分頻器對揚聲器發(fā)聲有什么影響？
思考題2：電路上應(yīng)該滿足哪些條件，才能用數(shù)字器件直接輸出的方波驅(qū)動揚聲器發(fā)聲？