混合信號電路設(shè)計技術(shù)研究

　　本文針對航天電子系統(tǒng)小型化發(fā)展的特殊要求，提出在星載電子系統(tǒng)中進行混合信號電路設(shè)計，重點探討了混合信號電路設(shè)計技術(shù)所面臨的問題及其對策，并以星載計算機的下行信道設(shè)計為例，對航天微電子系統(tǒng)的混合信號設(shè)計進行了初步探索。

　　關(guān)鍵詞： 系統(tǒng)級芯片；混合信號；設(shè)計流程；IP核

　　引言

　　航天市場的需求帶動了衛(wèi)星技術(shù)的發(fā)展，微型、納型甚至皮型衛(wèi)星的研究已成為航天技術(shù)研究的熱點。微電子技術(shù)、系統(tǒng)集成技術(shù)、微機電技術(shù)、微組裝技術(shù)以及輕型結(jié)構(gòu)材料技術(shù)的發(fā)展使得衛(wèi)星進一步小型化成為可能。從星載電子系統(tǒng)方面來說，進行星上微電子一體化設(shè)計可以從技術(shù)上較好地滿足當(dāng)前和今后較長時間衛(wèi)星的應(yīng)用需求，可以從實施上滿足“更省、更快、更好”的項目要求。在這種情況下，進行混合信號電路設(shè)計技術(shù)的研究是十分必要的。

　　混合信號電路設(shè)計研究難點和關(guān)鍵技術(shù)

　　在混合信號電路設(shè)計中，需要特別考慮的問題有模擬信號電路設(shè)計、混合方式、約束管理、設(shè)計重用以及混合仿真和驗證等技術(shù)，可以在這些問題的基礎(chǔ)之上來確定混合信號電路設(shè)計流程。

　　模擬信號電路設(shè)計

　　與數(shù)字電路的設(shè)計相比，模擬信號設(shè)計顯得十分復(fù)雜，它只能通過對電壓和電流來加以描述，電壓和電流又受負(fù)載條件的影響隨時間不斷變化。模擬信號電路設(shè)計最終能否成功很大程度上依賴于設(shè)計者的經(jīng)驗、靈感、細(xì)心和耐性，忽略細(xì)微的實際因素（如元件參數(shù)偏差、分布參數(shù)）、接線紊亂等等都可能導(dǎo)致設(shè)計上正確卻無法正常工作的電路。因此，模擬信號電路的設(shè)計困難是混合信號電路設(shè)計首先要解決的問題。

　　通過對數(shù)字邏輯電路設(shè)計的分析，人們試圖從可編程模擬和EDA工具兩方面著手：在可編程模擬方面，Lattice公司起步較早且成績顯著，他們推出的ispPAC系列允許設(shè)計者用片內(nèi)放大器及無源器件對模擬濾波器進行現(xiàn)場配置；EDA公司也都在努力尋求對模擬以及混合信號設(shè)計仿真、綜合的最佳算法。因此，進行混合信號設(shè)計不再只是紙上談兵，在不遠的將來也可以像設(shè)計數(shù)字電路一樣，利用混合信號描述語言進行描述，利用EDA工具進行仿真和綜合，利用可編程器件進行驗證等。

　　混合方式

　　采用何種混合方式進行混合信號設(shè)計至關(guān)重要，它關(guān)系到設(shè)計的可實現(xiàn)性、各種內(nèi)核之間混合信號的邊界問題以及EDA工具的選擇。目前混合信號電路的混合方式極其復(fù)雜，人們可以采用行為級數(shù)字信號和晶體管級模擬信號相混合的方式，也可以采用HDL語言驅(qū)動的數(shù)字信號和邏輯原理圖驅(qū)動的模擬信號相混合的方式，這就要求EDA工具必須提供開放的仿真環(huán)境。而目前能提供這種開放式仿真環(huán)境的EDA工具還不多，也不完善，因此，混合方式的選擇顯得尤為重要。

　　約束管理

　　一般常用的約束條件有物理特性約束和電氣特性約束。由于混合信號電路設(shè)計在不同的設(shè)計階段采用不同層次的抽象，使用不同的模塊，因此各種約束條件的設(shè)定和管理對整個設(shè)計過程的連續(xù)性非常關(guān)鍵。約束管理系統(tǒng)必須滿足以下特征：必須以統(tǒng)一的格式來管理不同類型的約束條件；約束性能必須是可驗證和可評估的，這就意味著分析和驗證工具必須能達到驗證的精確度；必須提供各類約束條件之間相互方便轉(zhuǎn)化的途徑，包括模擬到數(shù)字和數(shù)字到模擬的相互映射，可以通過噪聲約束產(chǎn)生交叉耦合限定；必須能夠?qū)s束條件的有效性和可執(zhí)行規(guī)范進行一致性驗證，并盡可能早地避免不合理的約束。

　　設(shè)計重用

　　采用設(shè)計重用（Reuse）技術(shù)和IP核復(fù)用技術(shù)可以減輕設(shè)計難度，提高設(shè)計效率。設(shè)計重用的目的就是建立一個包含不同設(shè)計層次（如物理層和系統(tǒng)層）的軟硬件模塊資源庫，當(dāng)修改物理層描述時系統(tǒng)層描述仍然有效。此外，選擇IP核時必須注意它的功能指標(biāo)、接口、各IP核工藝與電參數(shù)的相容性，同時還要盡量降低開發(fā)成本和產(chǎn)品成本。開發(fā)和選擇了IP核后還要反復(fù)做系統(tǒng)仿真和修正，最后才能確定混合信號電路的體系結(jié)構(gòu)。

　　混合仿真和驗證

　　以前的設(shè)計中混合仿真和驗證的啟動都比較晚，在進行仿真和驗證時不僅模擬部分與數(shù)字部分是分開的，而且各個設(shè)計模塊也是分開的，這種方法不僅缺乏系統(tǒng)性，而且會影響產(chǎn)品的最終上市時間。利用HDL仿真器的數(shù)字電路設(shè)計師，面臨模擬電路行為的增長卻苦于模型和仿真精度的不足；而利用SPICE或者FastSPICE 的模擬工程師，面臨數(shù)字復(fù)雜度和規(guī)模的增大，卻苦于仿真速度過慢。因此，能夠支持MS-HDL語言、統(tǒng)一數(shù)/模接口的EDA仿真工具成為設(shè)計師的必需。Mentor Graphics的ADMS軟件已經(jīng)成為混合信號驗證解決方案的佼佼者。

　　混合信號電路設(shè)計流程

　　通過對混合信號電路設(shè)計難點和關(guān)鍵技術(shù)的討論，制定的設(shè)計流程如圖1所示，它以系統(tǒng)級設(shè)計、電路級設(shè)計及IP整合、物理實現(xiàn)和最終驗證作為主線，同時在每個環(huán)節(jié)幾乎都要考慮可測性設(shè)計、可靠性分析、功耗分析等諸多因素并同時進行物理驗證，形成一個螺旋式的流程。

　　研究和開發(fā)混合信號電路首先應(yīng)從市場需要出發(fā)，選定一個研究開發(fā)的目標(biāo)，然后確定混合信號電路的系統(tǒng)定義、系統(tǒng)指標(biāo)，在此基礎(chǔ)上開發(fā)和選擇合適的算法，并進行合理的算法劃分。當(dāng)算法確定后，系統(tǒng)工程師將其映射成特定的結(jié)構(gòu)，以利于線路設(shè)計及對各模塊進行整體驗證。

　　混合信號電路設(shè)計案例分析

　　星載計算機的下行信道如圖2所示。下行信道處理模塊對由MPU送出的遙測數(shù)據(jù)進行并串轉(zhuǎn)換、加隨機化（可旁路）、加幀同步標(biāo)志、卷積編碼（可旁路），輸出符合遙測標(biāo)準(zhǔn)的遙測輸出碼流，最后進行副載波調(diào)制。通過輸入不同頻率的時鐘脈沖，可以輸出不同速率的碼流。可以將隨機化電路和卷積編碼器去掉或旁路掉，余下的電路以串并轉(zhuǎn)換模塊和DPSK調(diào)制模塊為主，仍可完成常規(guī)遙測下行處理的任務(wù)。該模塊的構(gòu)成不僅包括了數(shù)字信號電路（并串轉(zhuǎn)換及時序控制電路），而且包括了模擬信號電路（濾波及載波調(diào)制電路），因此對該模塊進行混合信號電路設(shè)計的研究具有代表性。

　　在該模塊及與MPU模塊接口電路的設(shè)計中應(yīng)充分考慮在不同環(huán)境和要求下對遙測任務(wù)的適應(yīng)能力，進行混合設(shè)計，使其具有較好的靈活性。數(shù)字部分采用16位并串轉(zhuǎn)換模塊，將總線上的數(shù)據(jù)按照相應(yīng)的時鐘轉(zhuǎn)換成模擬開關(guān)的控制脈沖。模擬部分將同步時鐘脈沖通過二階無限增益多路反饋帶通濾波器轉(zhuǎn)換成相應(yīng)周期的正弦波，一路直接接至模擬開關(guān)，另一路通過倒相器接至模擬開關(guān)。整個功能的完成需要精確的時鐘分頻電路和微調(diào)電路來保證。

　　首先可以通過數(shù)字可編程邏輯器件（如Altera公司的CPLD）來設(shè)計并串轉(zhuǎn)換和時鐘控制電路，用模擬可編程器件（如Lattice公司的ispPAC器件）來設(shè)計帶通濾波和倒相電路。按照混合信號電路設(shè)計流程，再用Verilog-AMS語言對整個電路進行描述，用Mentor Graphics 公司的DA_IC軟件進行電路模塊設(shè)計，用ADMS工具進行混合信號的仿真，然后轉(zhuǎn)化成相應(yīng)的CMOS電路，并進行各類參數(shù)分析和功耗優(yōu)化來滿足后期設(shè)計要求，最終產(chǎn)生出工藝廠家所需的電路網(wǎng)表。

　　結(jié)語

　　體積小型化、結(jié)構(gòu)一體化、接口智能化、系統(tǒng)綜合化、低功耗、高性能是商用電路系統(tǒng)和軍用電路系統(tǒng)中共同追求的目標(biāo)，從而也驅(qū)動電路設(shè)計工程師研究集成混合信號的解決方案。隨著MS-HDL等語言的產(chǎn)生，以及各大EDA公司混合信號仿真軟件的推出，混合信號設(shè)計必然會得到快速發(fā)展。

　　參考文獻

　　1 Kundert K. Design of mixed-signal systems-on-a-chip. IEEE Trans. On Computed-Aided Design of Integrate Circuits and Systems， 2000，19（12）

　　2 Gen Chen .Speed up Mixed-Signal IC Design by using ADMS.明導(dǎo)通訊，2004，2

　　3 高泰，周祖成．混合SoC設(shè)計．半導(dǎo)體技術(shù)，2002，2