數(shù)模轉(zhuǎn)換器（DAC）是將數(shù)字量轉(zhuǎn)換成模擬量，完成這個轉(zhuǎn)換的器件叫做數(shù)模轉(zhuǎn)換器。本文將介紹數(shù)模轉(zhuǎn)換器的概念、原理、主要技術指標以及不同類型DAC特點進行介紹。

　　1 數(shù)模轉(zhuǎn)換器的概念

　　經(jīng)數(shù)字系統(tǒng)處理后的數(shù)字量，有時又要求再轉(zhuǎn)換成模擬量以便實際使用，這種轉(zhuǎn)換稱為“數(shù)模轉(zhuǎn)換”。完成數(shù)模轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器， 簡稱 DAC（Digital to Analog Converter）。

　　DAC的工作原理框圖

　　2、DAC 中的基本概念

　　分辨率

　　DAC中的分辨率定義為在不同的輸入數(shù)字碼值下所有可能輸出的模擬電平的 個數(shù)，N位分辨率意味著DAC能產(chǎn)生2 N ?1 個不同的模擬電平，一般情況下它就指輸入 數(shù)字碼的位數(shù)。

　　失調(diào)和增益誤差

　　失調(diào)定義為當輸入0碼值時實際輸出的模擬信號的值，增益誤差定 義為當扣除失調(diào)后理想的滿量程輸出的值和實際輸出的值的差，如圖所示。

　　DAC的失調(diào)和增益誤差

　　精度

　　DAC中的精度分為絕對精度和相對精度。絕對精度定義為理想輸出和實際輸出之 間的差，包括各種失調(diào)和非線性誤差在內(nèi)。相對精度定義為最大積分非線性誤差。精度表示為滿量程的比例，用有效位數(shù)來表示。例如8-bit 精度表示DAC的誤差小于DAC輸出滿量程的 1/8 2 。注意精度這個概念和分辨率不相關。一個12-bit 分辨率的DAC可能精度只有10-bit；而一個10-bit分辨率的DAC可能有12-bit的精度。精 度大于分辨率意味著DAC的傳輸響應能夠被比較精確地控制。

　　積分線性誤差（INL－Integral Nonlinearity）

　　當除去失調(diào)和增益誤差后，積分線性誤差就定義為實際輸出傳輸特性曲線對理想傳輸特性曲線（一條直線）的偏離。如圖所示。

　　DAC的積分和微分線性誤差

　　微分線性誤差（DNL－Differential Nonlinearity）

　　在理想的DAC中，每次模擬輸 出變化最小為1LSB，微分線性誤差定義為每次模擬輸出變化最小時對1LSB的偏離（將增 益誤差和失調(diào)除外）。我們定義的DNL是對每個數(shù)字輸入碼值而言的，有時也有用最大 的DNL來定義整個DAC的DNL。理想的DAC對于每個數(shù)字輸入其微分線性誤差均為0， 而一個具有最大DNL為0.5LSB的DAC的每次最小變化輸出在0.5LSB到1.5LSB之間。如圖DAC的積分和微分線性誤差所示。

　　抖動能量（Glitch Impulse Area） 輸入信號變化以后在輸出端出現(xiàn)的抖動下的 最大面積。

　　建立時間（Settling Time） 在最終值的一個特定的誤差范圍之內(nèi)，輸出經(jīng)歷滿 幅轉(zhuǎn)換所需要的時間。

　　單調(diào)性 一個單調(diào)的DAC指隨著輸入數(shù)字碼值增加輸出模擬電平一直增加DAC。如果 最大的DNL控制在0.5LSB以內(nèi)，那么DAC的單調(diào)性自然能得到保證。

　　偽動態(tài)范圍（SFDR） SFDR就是Spurious Free Dynamic Range，即無噪聲和諧波的動態(tài)范圍。噪聲和諧波都稱為偽信號（Spurious）。

　　3 數(shù)模轉(zhuǎn)換原理

　　將輸入的每一位二進制代碼按其權的大小轉(zhuǎn)換成相應的模擬量，然后將代表各位的模擬量相加，所得的總模擬量就與數(shù)字量成正比，這樣便實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。

　　其中 為二進制數(shù)按位權展開轉(zhuǎn)換成的十進制數(shù)值。

　　4 數(shù)模轉(zhuǎn)換器的構(gòu)成及不同類型數(shù)模轉(zhuǎn)換器的特點

　　DAC 主要由數(shù)字寄存器、模擬電子開關、位權網(wǎng)絡、求和運算放大 器和基準電壓源（或恒流源）組成。用存于數(shù)字寄存器的數(shù)字量的各 位數(shù)碼，分別控制對應位的模擬電子開關，使數(shù)碼為 1 的位在位權 網(wǎng)絡上產(chǎn)生與其位權成正比的電流值，再由運算放大器對各電流值求和，并轉(zhuǎn)換成電壓值。

　　根據(jù)位權網(wǎng)絡的不同，可以構(gòu)成不同類型的 DAC，如權電阻網(wǎng)絡 DAC、R–2R 倒 T 形電阻網(wǎng)絡 DAC 和單值電流型網(wǎng)絡 DAC 等。 權電阻網(wǎng)絡DAC 的轉(zhuǎn)換精度取決于基準電壓VREF，以及模擬電子開 關、運算放大器和各權電阻值的精度。它的缺點是各權電阻的阻值都 不相同，位數(shù)多時，其阻值相差甚遠，這給保證精度帶來很大困難， 特別是對于集成電路的制作很不利，因此在集成的 DAC 中很少單獨使用該電路。

　　5 模數(shù)轉(zhuǎn)換器的主要技術指標

　　DAC 的轉(zhuǎn)換精度與轉(zhuǎn)換速度：轉(zhuǎn)換精度 在 DAC 中一般用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。

　　（1） 分辨率

　　一般用 DAC 的位數(shù)來衡量分辨率的高低，因為位數(shù)越多，其輸出電 壓vO的取值個數(shù)就越多（2n 個），也就越能反映出輸出電壓的細微變化，分辨能力就越高。

　　此外，也可以用 DAC 能分辨出來的最小輸出電壓 1 LSB 與最大輸出 電壓 FSR 之比定義分辨率。即

　　該值越小，分辨率越高。

　?。?） 轉(zhuǎn)換誤差

　　轉(zhuǎn)換誤差是指實際輸出的模擬電壓與理想值之間的最大偏差。常用這 個最大偏差與 FSR 之比的百分數(shù)或 若干個 LSB 表示。實際上它是三種誤差的綜合指標。

　　（3） 轉(zhuǎn)換速度

　　轉(zhuǎn)換速度一般由建立時間決定。從輸入由全0 突變?yōu)槿? 時開始，到 輸出電壓穩(wěn)定在 FSR±? LSB 范圍（或以 FSR±x％FSR 指明范圍）內(nèi) 為止，這段時間稱為建立時間，它是DAC 的最大響應時間，所以用它衡量轉(zhuǎn)換速度的快慢。

　　6 數(shù)模轉(zhuǎn)換器的構(gòu)成

　　DAC 主要由數(shù)字寄存器、模擬電子開關、位權網(wǎng)絡、求和運算放大器和基準電壓源（或恒流源）組成。用存于數(shù)字寄存器的數(shù)字量的各 位數(shù)碼，分別控制對應位的模擬電子開關，使數(shù)碼為 1 的位在位權網(wǎng)絡上產(chǎn)生與其位權成正比的電流值，再由運算放大器對各電流值求和，并轉(zhuǎn)換成電壓值。

　　根據(jù)位權網(wǎng)絡的不同，可以構(gòu)成不同類型的 DAC，如權電阻網(wǎng)絡 DAC、R–2R 倒 T 形電阻網(wǎng)絡 DAC 和單值電流型網(wǎng)絡 DAC 等

　　7 DAC 的各種拓撲結(jié)構(gòu)

　　電阻型：

　　結(jié)構(gòu)如圖1所示。圖1所示的是一個R-2R階梯網(wǎng)絡型的轉(zhuǎn)換器。其優(yōu)點在于能實現(xiàn)很好的線性度，由于所有的電流源都是等值的，我們可以用特殊的附加技術使它們間 誤差較小，與電阻分壓相比其結(jié)構(gòu)簡單得多。缺點是電阻總是非線性的，還包含著和信 號有關的寄生電容，要做到完全匹配較難。同時速度受到輸出緩沖器的限制，速度做不到很高。

　　圖1 電阻型DAC的結(jié)構(gòu)圖

　　電容型：

　　結(jié)構(gòu)如圖2所示。最高位的電容CN 是最低位電容C1的 1 2N? 倍。優(yōu)點是功耗較小， 匹配精度比電阻高。主要的限制因素是電容的不匹配，開關的導通電阻，較大RC延遲 以及放大器有限帶寬對DAC速度的影響。電荷分配型DAC的一個主要缺點是CMOS工 藝中的電容實現(xiàn)起來要占很大的芯片面積。最后由于CMOS工藝中的電容本質(zhì)是非線性 的，總的DAC的線性度將受到抑制。適用于中寬帶高精度。

　　圖2 電容型DAC的結(jié)構(gòu)圖

　　電流型：

　　結(jié)構(gòu)如圖3所示。其優(yōu)點是當精度小于10位時能將面積做得很小，速度不受放大 器帶寬和較大RC延遲的限制，可達到很高的速度，由于所有的電流都直接流向輸出端， 所以能量的使用效率很高，且容易實現(xiàn)。缺點是對器件不匹配性的敏感和有限的電流源輸出阻抗。適合高速寬帶的要求。

　　輸出時也可以不采用運算放大器，直接利用負載電阻將電流轉(zhuǎn)換成電壓輸出，如圖4所示。這種形式使得DAC的速率可以不受運放帶寬的限制。

　　圖3 電流型DAC的結(jié)構(gòu)圖

　　圖4 輸出直接利用負載電阻進行轉(zhuǎn)換