目前的信號處理系統(tǒng)一般需要混合信號器件，例如模數(shù)轉(zhuǎn)換器 （ADC）、數(shù)模轉(zhuǎn)換器 （DAC）

　　和快速數(shù)字信號處理器 （DSP）。由于需要處理寬動態(tài)范圍的模擬信號，因此擁有高性能

　　ADC 和 DAC 顯得更加重要。在惡劣的數(shù)字環(huán)境內(nèi)，能否保持寬動態(tài)范圍和低噪聲與采用

　　良好的高速電路設(shè)計(jì)技術(shù)密切相關(guān)，包括適當(dāng)?shù)男盘柭酚?、去耦和接地?/p>

　　過去，一般認(rèn)為“高精度、低速”電路與所謂的“高速”電路有所不同。對于 ADC 和

　　DAC，采樣（或更新）頻率一般用作區(qū)分速度標(biāo)準(zhǔn)。不過，以下兩個示例顯示，實(shí)際操作

　　中，目前大多數(shù)信號處理 IC 真正實(shí)現(xiàn)了“高速”，因此必須作為此類器件來對待，才能保

　　持高性能。DSP、ADC 和 DAC 均是如此。

　　所有適合信號處理應(yīng)用的采樣 ADC（內(nèi)置采樣保持電路的 ADC）均采用具有快速上升和

　　下降時間（一般為數(shù)納秒）的高速時鐘工作，即使吞吐量看似較低也必須視為高速器件。

　　例如，中速 12 位逐次逼近型 （SAR） ADC 可采用 10 MHz 內(nèi)部時鐘工作，而采樣速率僅為

　　500 kSPS。

　　Σ-Δ 型 ADC 具有高過采樣比，因此還需要高速時鐘。即使是高分辨率、所謂的“低頻”Σ-Δ

　　工業(yè)測量 ADC（吞吐速率 10 Hz 至 7.5 kHz）也采用 5 MHz 或更高時鐘工作，并且提供高

　　達(dá) 24 位的分辨率（例如 ADI 公司的 AD77xx 系列）。

　　更復(fù)雜的是，混合信號 IC 具有模擬和數(shù)字兩種端口，因此如何使用適當(dāng)?shù)慕拥丶夹g(shù)就更

　　加茫然。此外，某些混合信號 IC 具有相對較低的數(shù)字電流，而另一些具有高數(shù)字電流。

　　許多情況下，兩種類型必須區(qū)分對待，才能實(shí)現(xiàn)最佳接地

　　數(shù)字和模擬設(shè)計(jì)工程師傾向于從不同角度考察混合信號器件，本教程旨在確立適用于大多

　　數(shù)混合信號器件的一般接地原則，而不必了解內(nèi)部電路的具體細(xì)