基FPGA Cyclone II_EP2C5 EP2C8的頻率計(jì)

基FPGA_Cyclone_II_EP2C5/EP2C8的頻率計(jì)

功能描述：按４＊４鍵盤上的１，２，３．．．號(hào)按鍵可依次測(cè)出
　25000000Hz　，12500000Hz ....的分頻信號(hào)并顯示在８?jìng)€(gè)數(shù)碼管上．
本設(shè)計(jì)由以下四個(gè)模塊組成．
freqtest.v -8位十進(jìn)制頻率計(jì) (頂層模塊）
KeyBoard.v -4*4鍵盤掃描模塊 (選擇不同的被測(cè)信號(hào)）
cnt10.v -十進(jìn)制計(jì)數(shù)器模塊　?。y(cè)頻計(jì)數(shù)）
scan_led.v -數(shù)碼管動(dòng)態(tài)掃描模塊 （顯示測(cè)量結(jié)果）

/* freqtest.v -8位十進(jìn)制頻率計(jì)*/

/* Copyright 2008-2018? */

/*
modification history
--------------------
01a,16jan08,52mcu　163haole@163.com
*/

/*
DESCRIPTION
Cyclone II EP2C5Q208C

*/
module freqtest(clock,freq_input,dig,seg,test,col,row,rstkey);
input clock;? //系統(tǒng)時(shí)鐘
inout freq_input;? //被測(cè)信號(hào)時(shí)鐘
output[2:0] dig; //數(shù)碼管選擇輸出
output[7:0] seg; //數(shù)碼管段輸出引腳
output[9:0] test;//輸出頻率信號(hào)，用于測(cè)試

output? [3:0]? col???? ;
input?? [3:0]? row???? ;
input????????? rstkey ;

reg[25:0]counter;? //時(shí)鐘分頻計(jì)數(shù)器
reg[31:0]freq_result; //頻率測(cè)量結(jié)果寄存器
wire [31:0]pre_freq; //脈沖計(jì)數(shù)寄存器
reg rst;
wire divide_clk; //1Hz閘門信號(hào)
wire clk_scan; //數(shù)碼管掃描時(shí)鐘
wire cout1,cout2,cout3,cout4,cout5,cout6,cout7;

assign clk_scan = counter[15]; //動(dòng)態(tài)掃描時(shí)鐘
assign test = counter[9:0];//輸出頻率信號(hào)，用于測(cè)試

reg [31:0] Mega_cnt;
reg[3:0]key;
reg freq_input_r;

//時(shí)鐘分頻進(jìn)程：分出1hz基準(zhǔn)信號(hào)
always @(posedge clock)
begin
?? if(divide_clk)
???? counter<=26'd0;
?? else
???? counter<=counter+1'b1;
end

assign divide_clk=(counter>=26'd50000000);//