在多媒體通信技術(shù)中，JPEG以其對(duì)靜止圖像的優(yōu)良的壓縮特性獲得了廣泛應(yīng)用，成為國(guó)際通用的標(biāo)準(zhǔn)。本文在簡(jiǎn)要介紹JPEG標(biāo)準(zhǔn)和FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）設(shè)計(jì)流程的基礎(chǔ)上，從總體規(guī)劃的角度提出了整個(gè)系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)思想，對(duì)JPEG解碼器各部分算法進(jìn)行了深入的研究，接著對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的描述。采用了Verilog硬件描述語(yǔ)言對(duì)JPEG基本模式硬件解碼器的各主要模塊進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，并給出了功能仿真波形圖及測(cè)試結(jié)果。在JPEG圖像解碼器中，二維IDCT（離散余弦逆變換）單元在整個(gè)解碼過(guò)程中消耗的時(shí)間占了很大的比例，因此提高二維IDCT變換的速率顯得很有必要，本文利用行列分解的方法實(shí)現(xiàn)二維IDCT變換，有效地減少了二維IDCT單元的運(yùn)算時(shí)間。將反Zig-Zag掃描集成到了反量化器上，節(jié)約了反量化和反Zig—Zag掃描的時(shí)間。基于JPEG標(biāo)準(zhǔn)中Huffman碼表的規(guī)律提出并行熵解碼的算法，實(shí)現(xiàn)了快速Huffman解碼。本課題的JPEG解碼器的設(shè)計(jì)與實(shí)現(xiàn)，為復(fù)雜的圖像解碼器在FPGA上實(shí)現(xiàn)做了探索性的嘗試，對(duì)其他的圖像解碼系統(tǒng)的IP核設(shè)計(jì)以及FPGA實(shí)現(xiàn)有著積極的借鑒意義。