介紹基于FPGA 的步進(jìn)電機(jī)控制器的設(shè)計(jì)， 在分析步進(jìn)電機(jī)的工作原理的基礎(chǔ)上， 給出了層次化設(shè)計(jì)方案與VHDL程序，并利用Quartus Ⅱ進(jìn)行了仿真并給出了仿真結(jié)果。它以FP GA 作為核心器件，極大地減少了外圍元件的使用。同時，采用V HDL 語言控制可以根據(jù)步進(jìn)電機(jī)的不同，改變模塊程序的參數(shù)就可以實(shí)現(xiàn)不同型號步進(jìn)電機(jī)的控制，有利于步進(jìn)電機(jī)的廣泛應(yīng)用。

　　隨著步進(jìn)電機(jī)廣泛地應(yīng)用于數(shù)字控制系統(tǒng)中作為伺服元件，步進(jìn)電機(jī)在實(shí)時性和靈活性等性能上的要求越來越高。那么如何靈活、有效地控制步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)成為研究的主要方向。這里采用現(xiàn)場可編程邏輯門陣列（ Field Programmable Gate Array ， FPGA ） ， 通過V HDL 語言編程來實(shí)現(xiàn)四相步進(jìn)電機(jī)的控制。利用

　　FPGA 設(shè)計(jì)具有以下優(yōu)點(diǎn)：硬件設(shè)計(jì)軟件化　FPGA 的開發(fā)在功能層面上可以脫離硬件在EDA 軟件上做軟仿真。當(dāng)功能確定無誤后可以進(jìn)行硬件電路板的設(shè)計(jì)。最后將設(shè)計(jì)好的，由EDA 軟件生成的燒寫文件下載到配置設(shè)備中去，進(jìn)行在線調(diào)試，如果這時的結(jié)果與要求不一致，可以立即更改設(shè)計(jì)軟件，并再次燒寫到配置芯片中而不必改動外接硬件電路。進(jìn)行分層模塊設(shè)計(jì)后系統(tǒng)設(shè)計(jì)變得更加簡單，在實(shí)時性和靈活性等性能上都有很大的提高，有利于步進(jìn)電機(jī)的運(yùn)動控制。

　　高度集成化，高工作頻率　一般的FPGA 內(nèi)部都集成有上百萬的邏輯門，可以在其內(nèi)部規(guī)劃出多個與傳

　　統(tǒng)小規(guī)模集成器件功能相當(dāng)?shù)哪K。另外，一般的FP GA內(nèi)部都有PLL 倍頻和分頻電路模塊，這樣可以在外部采用較低頻率的晶振而在內(nèi)部獲得較高頻率的時鐘，進(jìn)一步解決了電磁干擾和電磁兼容問題。