資料介紹
關鍵特性
全可綜合設計
指令集兼容工業(yè)標準8051微控制器
優(yōu)化的架構(gòu)是該核達到每操作碼1到4個時鐘
使用全新架構(gòu)速度更快至10倍
用戶可選擇定時器/計數(shù)器以及串口單元的數(shù)目
活動定時器/計數(shù)器以及串口單元可以通過特殊功能寄存器選擇
使用并行乘法器單元優(yōu)化乘法命令(MUL)的實現(xiàn)
使用并行除法器單元優(yōu)化除法命令(MUL)的實現(xiàn)
無復用的I/O端口
256K字節(jié)的內(nèi)部RAM
多至64K字節(jié)ROM和多至64K字節(jié)RAM
源代碼在GNU LGPL許可證下可以自由修改
技術(shù)獨立,結(jié)構(gòu)清晰,注釋良好的VHDL源碼
通過調(diào)整/修改VHDL源碼易于擴展
通過VHDL常量可參數(shù)化
- NVMe A4S主機控制器IP用戶指南 0次下載
- MC8051 IP指令使用資源表 8次下載
- C8051F330和C8051F331微控制器的數(shù)據(jù)手冊 15次下載
- 如何將外部SPI Flash加載到FPGA內(nèi)部ram然后復位MC8051
- MC8051_IP核簡單指令的仿真步驟 0次下載
- FPGA MC8051移植 100M頻率計設計詳細步驟 21次下載
- MC8051+IPcore實驗教程及相關源代碼 126次下載
- 基于FPGA的多功能頻率計的設計 215次下載
- 高穩(wěn)定度步進電機控制器IP Core設計
- 基于8051軟核的SOPC系統(tǒng)設計與實現(xiàn)
- USB設備控制器IP Core 的設計與實現(xiàn)
- C8051微控制器IP軟核的參數(shù)化設計
- mc8051 design代碼,MC8051 IP core
- 8051VHDL代碼
- 8051單片機內(nèi)核VHDL源代碼
- Xilinx LogiCORE IP視頻定時控制器內(nèi)核簡介 478次閱讀
- LogiCORE IP AXI UART 16550內(nèi)核簡介 3561次閱讀
- 用于8051兼容微控制器的高效位敲擊SPI端口 817次閱讀
- 使用uIP堆棧將MAXQ微控制器聯(lián)網(wǎng) 1051次閱讀
- 基于ASIC流程和虛擬軟硬件協(xié)同實現(xiàn)USB主機控制器IP的設計 1320次閱讀
- 基于FPGA的VHDL語言設計控制器SJA1000的IP軟核設計 2976次閱讀
- 基于LCD控制器的鍵盤和顯示電路的硬件設計 7056次閱讀
- 基于AMBA總線的DMA控制器IP核設計 3601次閱讀
- 賽靈思Vivado開發(fā)套件與IP核的原理作用分析 1924次閱讀
- Xilinx DDR2 IP 核控制器設計方案介紹與實現(xiàn) 5076次閱讀
- MC8051 IP核基本結(jié)構(gòu)及原理 7170次閱讀
- PicoBlaze處理器IP Core的原理與應用 800次閱讀
- PicoBlaze處理器IP Core的原理與應用 851次閱讀
- 各種 IP Core和參考設計 5542次閱讀
- 利用FFT IP Core實現(xiàn)FFT算法 6822次閱讀
評論
查看更多