數字接口的發(fā)射機（說）操作

　　DIT編碼一個給定的兩通道或數據降低音頻輸入流成AES3編碼輸出流。除了編碼功能，DIT包括差動線路驅動器和CMOS緩沖輸出功能。該線驅動器適用于驅動平衡或不平衡線路接口，而CMOS緩沖輸出用于驅動外部邏輯或線路驅動器，以及光發(fā)射機模塊。圖65說明了對于該功能框圖。

　　DIT輸入接收通道1和2從四個可能的來源的音頻數據端口，端口：B，迪爾，或SRC。默認情況下，選擇端口A作為源。DIT也需要一個主時鐘源，這可以由MCLK輸入（引腳25）或rxcko（目錄恢復主時鐘輸出）。一個主時鐘分頻器是利用選擇的AES3幀速率的編碼輸出數據。這個txdiv ［1:0］位控制登記0x07利用選擇128、256、384分，或512操作。通道1和2通道狀態(tài)和用戶數據都通過相應的AES3編碼器輸入發(fā)射機訪問（TA）數據緩沖器。TA數據緩沖區(qū)依次從用戶訪問（UA）緩沖區(qū)加載，這是通過SPI或I2C主機接口編程，或從目錄加載接收（RA）數據加載緩沖區(qū)。的信道狀態(tài)和用戶數據源中選擇控制txcus ［1:0］位利用登記0x09。當選擇目錄作為輸入源時，信道狀態(tài)和用戶數據從這是推遲了一塊有關的音頻數據。

　　有效性（V）位可以編程使用兩個源之一。在控制0x09登記的valsel位利用選擇DIT塊有效的數據源。默認源是控制寄存器中的有效位0x07，里面寫的是通過SPI或I2C主機接口。有效點也可以從AES3轉移解碼器的輸出的目錄，其中V位DIT的子幀跟蹤解碼DIR值逐幀。奇偶校驗位（P）總是會通過AES3編碼器內部奇偶發(fā)生器邏輯產生的，如4位通過31的AES3編碼子幀的奇偶校驗。

　　AES3編碼器的輸出連接到輸出線路驅動器和CMOS緩沖器電源多路復用器。如圖所示在圖65中，電源多路復用器允許線路驅動器或緩沖被AES3驅動編碼數據DIT，或由旁路器，這與四的差分輸入線輸出相關前置放大器核心的接收器。旁路多路復用器允許的四線接收器輸出之一路由到線路驅動器或緩沖器輸出，從而提供旁路操作模式。線路驅動器和CMOS輸出緩沖器包括輸出禁用，設置對照登記的txoff 0x08和aesoff位。什么時候輸出被禁用，他們被迫低邏輯狀態(tài)。

　　AES3編碼器包括一個輸出靜音功能，集所有位為1頻道和2個音頻和輔助數據為零。前言，V，U，C位不受影響，而P點重新計算。靜音功能是利用控制登記的txmute 0x08位控制。