離散余弦變換是廣泛應(yīng)用于信號(hào)處理、圖像處理領(lǐng)域的重要工具之一，已經(jīng)被多個(gè)國(guó)際標(biāo)準(zhǔn)所接受，如JPEG、MPEG、H.263 等。DCT應(yīng)用到實(shí)際系統(tǒng)中的前提是具有能夠快速實(shí)現(xiàn)的算法，自從1977年第一個(gè)真正的DCT快速算法出現(xiàn)以來(lái)，尋求更快、更規(guī)則、更簡(jiǎn)單的DCT快速算法一直 是信號(hào)處理領(lǐng)域的一個(gè)熱點(diǎn)研究方向。

　　作為正交變換的DCT算法具有計(jì)算復(fù)雜度適中、快速算法等特點(diǎn)，在數(shù)字信號(hào)處理等方面有著廣泛的應(yīng)用。由于應(yīng)用領(lǐng)域的不同，也出現(xiàn)了很多形式的DCT算法。

　　本論文主要研究的是二維離散余弦變換的快速算法設(shè)計(jì)，其研究的重點(diǎn)是實(shí)現(xiàn)二維DCT變換的直接分解算法。論文工作分為三個(gè)部分：

　　一。對(duì)DCT算法進(jìn)行總結(jié)，概括和描述了近幾年出現(xiàn)的DCT算法并進(jìn)行分類(lèi)。二。在研究已有DCT算法的基礎(chǔ)上提出了一種改進(jìn)的快速算法-部分和分解算法（PSDA算法）;在PSDA算法中，通過(guò)引入部分和的定義，實(shí)現(xiàn)了頻域輸出數(shù)據(jù)的分集;通過(guò)頻域輸出數(shù)據(jù)的分集將二維DCT變換轉(zhuǎn)換為若于個(gè)- -維DCT變換;PSDA算法還給出了部分和的計(jì)算方法及組成部分和的公共加法項(xiàng)的合并原則。

　　三。從VLSI實(shí)現(xiàn)的角度出發(fā)，提出了部分和分解算法的VLSI結(jié)構(gòu)，基于該結(jié)構(gòu)的RTL代碼通過(guò)了綜合和FPGA原型驗(yàn)證，為該算法的后續(xù)研究和應(yīng)用提供了理論基礎(chǔ)和實(shí)現(xiàn)參考。論文最后給出了PSDA算法的VLSI實(shí)現(xiàn)結(jié)果：指出了PSDA算法未來(lái)的應(yīng)用前景和發(fā)展方向。

　　相比其它DCT算法，本文提出的PSDA算法實(shí)現(xiàn)了以下幾個(gè)方面的創(chuàng)新和改進(jìn)。

　　1.提出了部分和相等的分集準(zhǔn)則，通過(guò)該準(zhǔn)則實(shí)現(xiàn)了對(duì)頻域輸出數(shù)據(jù)的分集，并證明了每一個(gè)分集內(nèi)的元素為時(shí)域輸入數(shù)據(jù)部分和的一維DCT變換輸出。

　　2.通過(guò)對(duì)頻域數(shù)據(jù)進(jìn)行子集劃分，將一個(gè)二維DCT變換轉(zhuǎn)換為若干個(gè)一維DCT變換，完成DCT變換的乘法運(yùn)算次數(shù)減少了一半。

　　3.提出了部分和的計(jì)算方法和公共加法項(xiàng)的合并原則，通過(guò)合并公共加法項(xiàng)減少了加法運(yùn)算量。

　　4.傳統(tǒng)的DCT算法是針對(duì)輸入數(shù)據(jù)長(zhǎng)度為2“ 進(jìn)行計(jì)算的，但是在很多應(yīng)用領(lǐng)域中都要用到長(zhǎng)度非2”的DCT算法，而素長(zhǎng)度的DCT算法是非2”長(zhǎng)度DCT的核心。因此本文在2“長(zhǎng)度PSDA算法的基礎(chǔ)上提出了改進(jìn)的二維素長(zhǎng)度PSDADCT算法，該算法是基于頻域輸出數(shù)據(jù)與部分和的轉(zhuǎn)換和映射關(guān)系，將二維素長(zhǎng)度DCT變換分解為多個(gè)一維素長(zhǎng)度DCT變換。同已有的素長(zhǎng)度DCT算法相比， 減少了一半的乘法計(jì)算量。;

　　5.提出了基于2”長(zhǎng)度PSDA算法的VLSI結(jié)構(gòu)，同間接算法的VLSI結(jié)構(gòu)相比，該結(jié)構(gòu)具有不需要轉(zhuǎn)置變換，處理延時(shí)低的優(yōu)點(diǎn);同其他直接算法的VLSI結(jié)構(gòu)相比，該結(jié)構(gòu)具有更規(guī)則的結(jié)構(gòu)，和更少的乘法器和加法器開(kāi)銷(xiāo)。

　　6.目前的DCT IP核都是針對(duì)2°長(zhǎng)度的，并不能滿足完全實(shí)際應(yīng)用中的需要。本文在PSDA算法的基礎(chǔ)上，分別基于FPGA和ASIC工藝進(jìn)行了素?cái)?shù)長(zhǎng)度DCT的IP核設(shè)計(jì)。仿真和綜合結(jié)果表明，該設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單、層次清晰，具有高度的規(guī)則性和模塊性。