本文介紹了一種基于PXI總線技術(shù)的SAR天線穩(wěn)定平臺(tái)測(cè)試模塊。該測(cè)試模塊是SAR天線平臺(tái)自動(dòng)測(cè)試系統(tǒng)的主要子系統(tǒng)，主要完成仿真轉(zhuǎn)臺(tái)位置信號(hào)解碼及輸出、平臺(tái)跟蹤誤差信號(hào)采集以及信號(hào)分析處理等功能。

PXI總線技術(shù)簡(jiǎn)介

PXI總線技術(shù)是NI發(fā)布的一種全新的開放性、模塊化的儀器總線規(guī)范，是PCI總線在儀器領(lǐng)域的擴(kuò)展。它將CompactPCI規(guī)范定義的PCI總線技術(shù)發(fā)展成適合于試驗(yàn)、測(cè)量與數(shù)據(jù)采集場(chǎng)合應(yīng)用的機(jī)械、電氣和軟件規(guī)范。PXI總線與臺(tái)式PCI規(guī)范具有完全相同的性能，是在PCI總線內(nèi)核技術(shù)上增加了成熟的技術(shù)規(guī)范和要求形成的。它通過增加用于多板同步的觸發(fā)總線和參考時(shí)鐘、用于進(jìn)行精確定時(shí)的星形觸發(fā)總線以及用于相鄰模塊間高速通訊的局部總線來滿足試驗(yàn)和測(cè)量用戶的要求。PXI規(guī)范在CompactPCI機(jī)械規(guī)范中增加了環(huán)境測(cè)試和主動(dòng)冷卻要求，以保證多廠商產(chǎn)品的互操作性和系統(tǒng)的易集成性。它定義 Microsoft Windows NT 和Windows 95為其標(biāo)準(zhǔn)軟件框架，并要求所有的儀器模塊都必須帶有按VISA規(guī)范編寫的Win32設(shè)備驅(qū)動(dòng)程序， 使PXI成為一種系統(tǒng)級(jí)規(guī)范，保證系統(tǒng)的易于集成與使用，從而進(jìn)一步降低最終用戶的開發(fā)費(fèi)用。

測(cè)試模塊的結(jié)構(gòu)

作為基于Windows平臺(tái)的PXI總線測(cè)試卡，該儀器模塊包括PXI插卡和主機(jī)驅(qū)動(dòng)程序軟件兩部分。PXI插卡負(fù)責(zé)測(cè)試數(shù)據(jù)的處理，主機(jī)驅(qū)動(dòng)程序負(fù)責(zé)通信。

PXI插卡的結(jié)構(gòu)

PXI插卡從功能上分為增量式編碼器解碼模塊、RS-232接口模塊、DSP主處理器以及PXI總線接口三部分，該測(cè)試卡的結(jié)構(gòu)如圖1所示。增量式編碼器解碼模塊與422差分接收器配合，用于天線仿真轉(zhuǎn)臺(tái)兩軸位置數(shù)據(jù)的解碼;DSP主處理器完成測(cè)試數(shù)據(jù)的處理，PXI接口模塊主要完成PCI總線信號(hào)到本地總線的轉(zhuǎn)換接口;RS-232接口模塊接受PSD（光敏位置探測(cè)器）的串行輸出信號(hào)，PSD在測(cè)試系統(tǒng)中用于探測(cè)天線平臺(tái)的跟蹤仿真轉(zhuǎn)臺(tái)運(yùn)動(dòng)的誤差。

圖1 PXI插卡的結(jié)構(gòu)

PSD串行輸出信號(hào)的讀取

測(cè)試系統(tǒng)采用PSD處理電路通過標(biāo)準(zhǔn)異步串口每5ms發(fā)送一幀數(shù)據(jù)，用TI TMS320VC5510作為主處理器，滿足了數(shù)據(jù)存儲(chǔ)空間的要求（內(nèi)部有多達(dá)176KB RAM），但它只有用于同步通信的McBSP，不能直接實(shí)現(xiàn)異步串行通信，需要配合DSP的DMA通道通過軟件實(shí)現(xiàn)異步通信。將PSD發(fā)送的每一個(gè)字節(jié)作為一幀數(shù)據(jù)，以起始位的下降沿作為幀同步信號(hào)，采用過采樣的方法，將每一位（包括起始位）作為一個(gè)16位Word，停止位僅采8位WORD。將一個(gè)字節(jié)通過DMA通道緩沖到固定緩沖區(qū)，當(dāng)一幀數(shù)據(jù)（10個(gè)WORD）全部采完之后，發(fā)送DMA中斷通知DSP進(jìn)行處理。對(duì)于串行通信普遍存在的開機(jī)錯(cuò)位亂碼現(xiàn)象，通過對(duì)特殊位的判斷進(jìn)行丟棄處理。

增量式編碼器解碼模塊設(shè)計(jì)

該測(cè)試模塊需要從天線平臺(tái)測(cè)試仿真轉(zhuǎn)臺(tái)接受平臺(tái)的位置信息，在各類運(yùn)動(dòng)控制系統(tǒng)中，常采用增量式光電編碼器作為反饋檢測(cè)元件，其輸出為相差90度的 A、B兩相信號(hào)以及周期脈沖復(fù)位信號(hào)Z，A、B兩相信號(hào)相差的正負(fù)決定運(yùn)動(dòng)的正反方向，A、B兩相信號(hào)的脈沖輸出計(jì)數(shù)決定位置運(yùn)動(dòng)的大小，Z為過零復(fù)位脈沖。整個(gè)解碼邏輯設(shè)計(jì)如圖2所示，由于該測(cè)試系統(tǒng)采用的仿真轉(zhuǎn)臺(tái)的位置信息有方位、橫滾兩個(gè)方向，需要兩組解碼器分別解碼兩個(gè)方向的位置信息。

圖2 解碼邏輯設(shè)計(jì)

主處理器的工作流程

DSP是該測(cè)試卡的關(guān)鍵部件，擔(dān)負(fù)著數(shù)據(jù)處理、存儲(chǔ)、模擬慣導(dǎo)數(shù)據(jù)產(chǎn)生以及與上位機(jī)通信等任務(wù)。DSP以PSD發(fā)送數(shù)據(jù)為時(shí)間基準(zhǔn)，接收到PSD每隔 5ms發(fā)來的數(shù)據(jù)并存儲(chǔ)后，首先通過EMIF（Extern Memory Interface，外部存儲(chǔ)器接口）從增量式編碼器解碼模塊中讀取計(jì)數(shù)器的計(jì)數(shù)值，經(jīng)比例運(yùn)算轉(zhuǎn)換成兩個(gè)16位角度量后，存儲(chǔ)并通過EMIF接口發(fā)送給外部的慣導(dǎo)數(shù)據(jù)模擬模塊，轉(zhuǎn)換成慣導(dǎo)輸出的自整角機(jī)信號(hào)發(fā)送給穩(wěn)定平臺(tái)。為了保證連續(xù)記錄數(shù)據(jù)，數(shù)據(jù)存儲(chǔ)在DSP的DARAM（Dual -Access RAM，雙口RAM）中，并采用乒乓式的存儲(chǔ)（即有兩個(gè)存儲(chǔ)區(qū)，當(dāng)其中一個(gè)存儲(chǔ)區(qū)滿之后，通過PXI總線向上位機(jī)發(fā)中斷，然后開始向另一個(gè)存儲(chǔ)區(qū)寫入數(shù)據(jù)）。我們?cè)O(shè)定每個(gè)存儲(chǔ)區(qū)存儲(chǔ)1000組數(shù)據(jù)（每組包括電控轉(zhuǎn)臺(tái)方位、橫滾姿態(tài)以及平臺(tái)在這兩個(gè)方向上的跟蹤誤差4個(gè)數(shù)據(jù)），故每個(gè)存儲(chǔ)區(qū)包括 4000Words。

PXI總線接口硬件設(shè)計(jì)