TI 最近推出了幾款 JESD204B 數(shù)模轉(zhuǎn)換器 (DAC)，其具有高速 4 通道 DAC 的同類第一個(gè)特性：求和模塊。它位于內(nèi)插濾波器和復(fù)合混頻器后面的信號(hào)路徑中，能夠在轉(zhuǎn)換為模擬之前將兩個(gè)復(fù)合數(shù)字路徑添加在一起。

求和模塊有哪些功能？

如果您需要通過(guò)一個(gè)發(fā)送器同時(shí)發(fā)送兩個(gè)不同頻帶（想象一下用單個(gè)寬頻帶發(fā)送器為兩個(gè)不同的蜂窩頻帶提供服務(wù)），那該特性就特別適合您。求和模塊可釋放在 FPGA 中創(chuàng)建頻率分隔的工作量，將其交由 DAC 處理。

圖 1 是 DAC38J84 中的 4 條數(shù)據(jù)路徑，分別為 A、B、C 和 D。這些路徑可作為兩條復(fù)合路徑來(lái)處理，即 A-B 和 C-D。兩條復(fù)合路徑都支持內(nèi)插和 NCO 數(shù)字混頻，能夠?yàn)槟?4 通道 DAC 中提供兩個(gè)數(shù)字模塊上變頻轉(zhuǎn)換器。

圖1：DAC38J84的示意圖，藍(lán)色部分是多頻帶求和模塊

在不使用求和模塊時(shí)，如果 4 通道 DAC 后面是兩個(gè)復(fù)合調(diào)制器，這兩個(gè)上變頻轉(zhuǎn)換器一個(gè)可用來(lái)為一個(gè)發(fā)送器確認(rèn)進(jìn)入 DAC A 和 B 的數(shù)據(jù)，而另外一個(gè)則可用來(lái)為另一個(gè)發(fā)送器確認(rèn)進(jìn)入 DAC C 和 D 的數(shù)據(jù)。

在使用求和模塊時(shí)，您不需要使用全部 4 個(gè)輸出 DAC，而只用 DAC A 和 B，因此只需為一個(gè) RF 輸出路徑提供模擬復(fù)合信號(hào)。

比方說(shuō)，我們向在 DAC38J84 中稱為“AB”和“CD”的兩條復(fù)合數(shù)據(jù)路徑各發(fā)一個(gè)頻寬為 1GHz 的、1.2288GSPS 的復(fù)合模式。

每條復(fù)合路徑用 2 內(nèi)插，因此內(nèi)插后的數(shù)據(jù)速率是 2.4576GSPS。由于 NCO 也在該速率下運(yùn)行，因此您可通過(guò)將 NCO 調(diào)節(jié)至 +500MHz 來(lái)對(duì)“AB”數(shù)據(jù)對(duì)進(jìn)行調(diào)節(jié)，從而使其整個(gè) 1GHz 的信息帶寬都處于 0 至 +1000MHz 的頻譜范圍內(nèi)。

然后，您可將 CD 數(shù)據(jù)對(duì)調(diào)節(jié)為 -500MHz，使該頻譜處于 -1000MHz 至 0Hz 之間。記住，您剛才將一個(gè)復(fù)合模式發(fā)送至了兩條復(fù)合數(shù)據(jù)路徑。使用數(shù)字求和模塊，隨后您可將 AB 和 CD 數(shù)據(jù)路徑加在一起。它們?nèi)匀灰?2.4576GSPS 的速率運(yùn)行，但現(xiàn)在具有復(fù)合頻譜在 -1000MHz 至 +1000MHz 之間的信號(hào)信息，從而可創(chuàng)造 2GHz 的信息帶寬。

現(xiàn)在，您可將合并后的數(shù)據(jù)路徑發(fā)送至 DAC A 和 B 進(jìn)行模擬轉(zhuǎn)換和傳送。這有助于您將 2GHz 的信息帶寬發(fā)送到 FPGA/DUC 速率僅為 1.23GSPS 的模擬／RF 域。這不僅允許您選擇較慢的 FPGA DUC 速率，而且還可降低 FPGA 至 DAC38J84 的接口速度，從而不但可減緩 FPGA 設(shè)計(jì)速率并降低邏輯門要求，同時(shí)還可通過(guò)使用更低速度／成本的 FPGA 降低 FPGA 成本。

如果您想了解該理念的實(shí)際應(yīng)用，敬請(qǐng)觀看我同事 Matt Guibord 的視頻演示，其將向您介紹如何利用 DAC38J84 實(shí)現(xiàn) 2GHz 的復(fù)合帶寬。

以上我已經(jīng)介紹了如何在模擬轉(zhuǎn)換之前將兩條復(fù)合數(shù)據(jù)路徑加在一起的實(shí)例。您該如何利用這種方法給不同應(yīng)用帶來(lái)優(yōu)勢(shì)？