鎖相環(huán) （phase locked loop），顧名思義，就是鎖定相位的環(huán)路。學(xué)過自動控制原理的人都知道，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環(huán)跟蹤電路。是無線電發(fā)射中使頻率較為穩(wěn)定的一種方法，主要有VCO（壓控振蕩器）和PLL IC （鎖相環(huán)集成電路），壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產(chǎn)生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發(fā)生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發(fā)生變化，去控制VCO，直到相位差恢復(fù)，達(dá)到鎖相的目的。能使受控振蕩器的頻率和相位均與輸入信號保持確定關(guān)系的閉環(huán)電子電路。

PLL（鎖相環(huán)）電路原理

在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法改變。如果采用PLL（鎖相環(huán)）（相位鎖栓回路，PhaseLockedLoop）技術(shù)，除了可以得到較廣的振蕩頻率范圍以外，其頻率的穩(wěn)定度也很高。此一技術(shù)常使用于收音機，電視機的調(diào)諧電路上，以及CD唱盤上的電路。

PLL（鎖相環(huán)）電路的基本構(gòu)成

PLL（鎖相環(huán)）電路的概要

圖1所示的為PLL（鎖相環(huán)）電路的基本方塊圖。此所使用的基準(zhǔn)信號為穩(wěn)定度很高的晶體振蕩電路信號。

此一電路的中心為相位此較器。相位比較器可以將基準(zhǔn)信號與VCO （Voltage Controlled Oscillator……電壓控制振蕩器）的相位比較。如果此兩個信號之間有相位差存在時，便會產(chǎn)生相位誤差信號輸出。

（將VCO的振蕩頻率與基準(zhǔn)頻率比較，利用反饋電路的控制，使兩者的頻率為一致。）

利用此一誤差信號，可以控制VCO的振蕩頻率，使VCO的相位與基準(zhǔn)信號的相位（也即是頻率）成為一致。

PLL（鎖相環(huán)）可以使高頻率振蕩器的頻率與基準(zhǔn)頻率的整數(shù)倍的頻率相一致。由于，基準(zhǔn)振蕩器大多為使用晶體振蕩器，因此，高頻率振蕩器的頻率穩(wěn)定度可以與晶體振蕩器相比美。

只要是基準(zhǔn)頻率的整數(shù)倍，便可以得到各種頻率的輸出。

從圖1的PLL（鎖相環(huán)）基本構(gòu)成中，可以知道其是由VCO，相位比較器，基準(zhǔn)頻率振蕩器，回路濾波器所構(gòu)成。在此，假設(shè)基準(zhǔn)振蕩器的頻率為fr，VCO的頻率為fo。

在此一電路中，假設(shè)fr》fo時，也即是VC0的振蕩頻率fo比fr低時。此時的相位比較器的輸出PD會如圖2所示，產(chǎn)生正脈波信號，使VCO的振蕩器頻率提高。相反地，如果fr《fo時，會產(chǎn)生負(fù)脈波信號。

（此為利用脈波的邊緣做二個信號的比較。如果有相位差存在時，便會產(chǎn)生正或負(fù)的脈波輸出。）

此一PD脈波信號經(jīng)過回路濾波器（LoopFilter）的積分，便可以得到直流電壓VR，可以控制VCO電路。

由于控制電壓vr的變化，VCO振蕩頻率會提高。結(jié)果使得fr=f。在f與f的相位成為一致時，PD端子會成為高阻抗?fàn)顟B(tài)，使PLL（鎖相環(huán)）被鎖栓（Lock）。

相位比較器的工作原理

此所說明的相位比較器為相位．頻率比較器（PFC：Phase-Frequency Comparator）之型式，后述之LSIMC145163P便內(nèi)藏有此一電路。

此一型式的相位此較器并非只做相位的比較，也即是，并非只做之比較，在頻率f不同的場合，也可以做為頻率比較器工作原理。

所謂相位差利時△與時間t的關(guān)系為

在只做相位檢出的場合，例如，可能分辨不出是延遲300°或前進60°。可是，在相位-頻率比較器中，如果fr》fo則被視為是相位延遲。

回路濾波器的選擇方法