先進(jìn)的IC封裝是“超越摩爾”領(lǐng)域的一個(gè)突出技術(shù)亮點(diǎn)。在每個(gè)節(jié)點(diǎn)的芯片縮放變得更加困難和昂貴的時(shí)候，工程師正在將多個(gè)芯片放入高級(jí)封裝中，作為芯片縮放的替代方案。

然而，雖然先進(jìn)的 IC 封裝正在迅速發(fā)展，但設(shè)計(jì)工程師和工程經(jīng)理必須跟上這一關(guān)鍵技術(shù)的步伐。首先，了解高級(jí) IC 封裝內(nèi)容中不斷出現(xiàn)的基本術(shù)語(yǔ)很重要。

編者注：本文是 AspenCore 特別項(xiàng)目的一部分，該項(xiàng)目是探索高級(jí) IC 封裝的相關(guān)文章集合。請(qǐng)參閱下面此特殊項(xiàng)目中的所有文章。

以下是下一代 IC 封裝?技術(shù)中最常用的 10 個(gè)術(shù)語(yǔ)的簡(jiǎn)要介紹?：

2.5D包裝

在 2.5D 封裝中，裸片堆疊或并排放置在基于硅通孔 (TSV) 的中介層之上。底座是一個(gè)中介層，提供芯片之間的連接。2.5D 封裝是傳統(tǒng) 2D IC 封裝技術(shù)的一步，可實(shí)現(xiàn)更精細(xì)的線條和空間。

2.5D 封裝通常用于高端 ASIC、FPGA、GPU 和內(nèi)存立方體。2008 年，賽靈思將其大型 FPGA 劃分為四個(gè)更小、產(chǎn)量更高的芯片，并將這些芯片連接到一個(gè)硅中介層上。這導(dǎo)致了 2.5D 封裝的誕生，最終流行于高帶寬內(nèi)存 (HBM) 處理器集成。

這是一個(gè) 2.5D 封裝的示意圖。圖片：研究門(mén)

3D包裝

在 3D IC 封裝中，邏輯裸片或存儲(chǔ)器裸片彼此堆疊，而不是創(chuàng)建大型片上系統(tǒng) (SoC)，并且裸片使用有源中介層連接。與通過(guò)導(dǎo)電凸塊或 TSV 將組件堆疊在中介層上的 2.5D IC 封裝不同，3D IC 封裝采用多層硅晶片以及使用 TSV 的組件。

TSV 是 2.5D 和 3D IC 封裝技術(shù)中的關(guān)鍵使能技術(shù)。半導(dǎo)體行業(yè)一直在使用 HBM 技術(shù)在 3D IC 封裝中運(yùn)送 DRAM 芯片。

此 3D 封裝橫截面顯示了使用 Cu TSV 在 Si 芯片之間進(jìn)行垂直互連。圖片：研究門(mén)

小芯片

庫(kù)中的模塊化芯片菜單可以使用裸片到裸片互連集成到封裝中，小芯片是另一種 3D IC 封裝形式，可實(shí)現(xiàn) CMOS 器件與非 CMOS 器件的異構(gòu)集成。換句話說(shuō)，它們是更小的 SoC 或小芯片，而不是封裝中的一個(gè)大 SoC。

這個(gè)想法是將大型 SoC 分解成更小的小芯片，以提高產(chǎn)量并降低成本。?小芯片?允許設(shè)計(jì)人員利用各種 IP，而無(wú)需考慮它們是在哪個(gè)節(jié)點(diǎn)或技術(shù)上制造的；它們可以建立在各種材料上，包括硅、玻璃和層壓板。

基于小芯片的系統(tǒng)由插入器上的多個(gè)小芯片組成。圖片：Cadence 設(shè)計(jì)系統(tǒng)

扇出

扇出封裝，其中連接被扇出芯片表面以促進(jìn)更多外部 I/O，使用環(huán)氧樹(shù)脂模塑料完全嵌入管芯，因此它們不需要晶圓凸塊、助焊劑、翻轉(zhuǎn)等工藝流程- 芯片組裝、清潔、底部填充點(diǎn)膠和固化。反過(guò)來(lái)，這消除了對(duì)中介層的需求，并使異構(gòu)集成的實(shí)現(xiàn)更簡(jiǎn)單。

與其他封裝類(lèi)型相比，扇出技術(shù)提供了具有更多 I/O 的小尺寸封裝。2016 年，它使 Apple 能夠使用臺(tái)積電的封裝技術(shù)將其 16 納米應(yīng)用處理器與移動(dòng) DRAM 集成到 iPhone 7 的一個(gè)封裝中，從而成為技術(shù)明星。

扇出晶圓級(jí)封裝 (FOWLP)

作為晶圓級(jí)封裝 (WLP) 的改進(jìn)，? FOWLP?技術(shù)已被開(kāi)發(fā)用于提供更多與硅芯片的外部接觸。它將芯片嵌入環(huán)氧樹(shù)脂模塑料內(nèi)，然后在晶圓表面制造高密度再分布層 (RDL) 和焊球，以形成重組晶圓。

通常，它首先將前端處理的晶圓切割成單獨(dú)的裸片，然后將裸片在載體結(jié)構(gòu)上隔開(kāi)，并填充間隙以形成重組晶圓。FOWLP 在封裝和應(yīng)用板之間提供了更多的連接。此外，基板本質(zhì)上比裸片大，因此裸片間距更寬松。

在這個(gè) FOWLP 示例中，硅倒裝芯片嵌入到玻璃基板中，RDL 在芯片上扇出到玻璃通孔。圖片：Samtec

異構(gòu)集成

將單獨(dú)制造的組件集成到更高級(jí)別的組件中提供了增強(qiáng)的功能和改進(jìn)的操作特性。它使半導(dǎo)體設(shè)備制造商能夠?qū)?lái)自不同制造工藝流程的功能組件組合到單個(gè)復(fù)合設(shè)備中。

異構(gòu)集成?類(lèi)似于系統(tǒng)級(jí)封裝（SiP）；但是，不是在單個(gè)基板上集成多個(gè)裸芯片，而是在單個(gè)基板上以小芯片的形式集成多個(gè) IP。異構(gòu)集成背后的總體思想是將系統(tǒng)級(jí)別不同的多個(gè)組件組合在同一個(gè)包中。

這些是異構(gòu)集成的一些技術(shù)構(gòu)建塊。圖片：日月光集團(tuán)

高帶寬內(nèi)存 (HBM)

HBM 是一種標(biāo)準(zhǔn)化的堆疊式存儲(chǔ)器技術(shù)，可為堆棧內(nèi)以及存儲(chǔ)器和邏輯之間的數(shù)據(jù)提供寬通道?；?HBM 的封裝將內(nèi)存管芯堆疊在一起，并使用 TSV 連接它們以創(chuàng)建更多 I/O 和帶寬。

HBM 是 JEDEC 標(biāo)準(zhǔn)，在封裝上垂直集成多層 DRAM 組件以及應(yīng)用處理器、GPU 和 SoC。HBM 多用于高端服務(wù)器和網(wǎng)絡(luò)芯片的 2.5D 封裝；它現(xiàn)在已轉(zhuǎn)向 HBM2 技術(shù)，以解決原始 HBM 版本中的容量和時(shí)鐘速率限制。

基于 HBM 的封裝將內(nèi)存管芯堆疊在一起，并使用 TSV 連接它們以創(chuàng)建更多 I/O 和帶寬。圖片：SK海力士

中介層

它是用于多芯片芯片或電路板的導(dǎo)管，用于通過(guò)封裝中的電信號(hào)。插入器是一個(gè)插座或與另一個(gè)連接之間的電氣接口路由；它要么將信號(hào)傳播到更寬的間距，要么連接到板上的不同插座。

中介層可以由硅和有機(jī)材料制成，充當(dāng)多個(gè)裸片、裸片和電路板之間的橋梁。硅中介層是一種經(jīng)過(guò)驗(yàn)證的技術(shù)，由于其更高的細(xì)間距 I/O 密度和 TSV 形成能力，在創(chuàng)建 2.5D 和 3D IC 芯片封裝中發(fā)揮著關(guān)鍵作用。

此圖顯示了系統(tǒng)分區(qū)插入器的典型實(shí)現(xiàn)。圖片：Yole Développement

再分配層 (RDL)

重新分布層是銅金屬連接線或跡線，將封裝的一部分與另一部分電連接。RDL 由金屬或聚合物介電材料層創(chuàng)建，以在封裝上堆疊管芯，從而減輕大型芯片組上的 I/O 間距。它們已成為 2.5D 和 3D 封裝解決方案不可或缺的一部分，用于在通過(guò)中介層連接的芯片之間提供通信。

這些圖顯示了使用重新分發(fā)層的集成包。圖片：富士通

硅通孔 (TSV)

TSV 是 2.5D 和 3D 封裝解決方案中的一項(xiàng)關(guān)鍵支持技術(shù)，它提供了穿過(guò)芯片硅晶片的垂直互連。它以晶圓形式制造，并充滿銅。TSV 是貫穿芯片整個(gè)厚度的電氣連接，它創(chuàng)建了從芯片一側(cè)到另一側(cè)的最短路徑。

通孔或孔從晶片的正面蝕刻到一定深度，然后通過(guò)沉積導(dǎo)電材料（通常是銅）將它們隔離和填充。芯片制造完成后，晶圓從背面減薄，露出晶圓背面上沉積的通孔和金屬，從而完成 TSV 互連。

在 TSV 封裝中，DRAM 芯片被研磨、穿孔并與電極連接。圖片：三星電子

審核編輯：湯梓紅