發(fā)展較為緩慢主要原因是受限于軟件以及使用效率，這也是多處理機(jī)體系結(jié)構(gòu)設(shè)計(jì)追求的主要目標(biāo)。本章討論了多處理機(jī)的有關(guān)問(wèn)題，其中涉及到一致性、互連網(wǎng)絡(luò)、遠(yuǎn)程訪(fǎng)問(wèn)和通信延遲等。在未來(lái)，多處理機(jī)將會(huì)得到更快的發(fā)展。這是因?yàn)閼?yīng)用領(lǐng)域及其并行性研究進(jìn)展較快；多處理機(jī)的性能價(jià)格比越來(lái)越好；多處理機(jī)對(duì)多道程序負(fù)載的高效性。目前已經(jīng)在處理器芯片中已經(jīng)可以包括Cache一致性邏輯，這有力地支持了小規(guī)模多處理機(jī)的實(shí)現(xiàn)。單芯片包含多個(gè)CPU（例如4個(gè)）的微處理器也正在研究實(shí)現(xiàn)中。

??? 擺在多處理機(jī)面前的問(wèn)題是：要建立多大規(guī)模的多處理機(jī)？當(dāng)處理器數(shù)量較大（>100）時(shí)，從硬件到軟件帶來(lái)的問(wèn)題都將會(huì)十分嚴(yán)重。多處理機(jī)的研究問(wèn)題很多，除在本章中所討論的之外，我們將正在研究的重要問(wèn)題列舉4個(gè)如下：

??? 1．多處理機(jī)性能的評(píng)測(cè)方法。并行處理中最為爭(zhēng)論的問(wèn)題之一就是如何評(píng)測(cè)并行機(jī)的性能。當(dāng)然，直接的答案是運(yùn)行測(cè)試程序，檢測(cè)其響應(yīng)時(shí)間。但在并行處理機(jī)中僅測(cè)試CPU時(shí)間會(huì)產(chǎn)生誤導(dǎo)，因?yàn)橛袝r(shí)處理機(jī)雖空閑，但卻不可用于其它任務(wù)的執(zhí)行。

??? 2．降低通信開(kāi)銷(xiāo)和延遲隱藏。在多處理機(jī)中，準(zhǔn)確估算通信開(kāi)銷(xiāo)、如何使通信開(kāi)銷(xiāo)增長(zhǎng)放慢、如何使訪(fǎng)問(wèn)時(shí)延在容許范圍內(nèi)增長(zhǎng)仍都是有待解決的研究課題。此外，Cache、多流水線(xiàn)和超流水線(xiàn)的使用使失效延遲加長(zhǎng)，這意味著延遲隱藏有很大的研究余地和難度。

??? 3．虛擬共享存儲(chǔ)器(distributed virtual memory DVM)。它用操作系統(tǒng)來(lái)獲得分布存儲(chǔ)器具有一致性的共享地址空間。這種機(jī)制主要的不同點(diǎn)在于保持一致性的單位是頁(yè)，并且用軟件來(lái)實(shí)現(xiàn)一致性算法。

??? 4、并行軟件的開(kāi)發(fā)。包括編譯程序、操作系統(tǒng)和應(yīng)用軟件。如何充分利用計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)提供的各種支持來(lái)提高并行性，在研究上還有很大的難度和深度。