本文中的DDR2 SDRAM控制器是采用VHDL硬件描述語(yǔ)言設(shè)計(jì)的，主要由4部分組成：用戶(hù)界面模塊(User Interface)、基礎(chǔ)模塊(infrast-ructure)、物理層模塊(Physical layer)和存儲(chǔ)控制模塊(Controller)。DDR2-SDRAM控制器的設(shè)計(jì)原理框圖如圖1所示。

?

　　時(shí)鐘生成模塊用來(lái)產(chǎn)生控制器中所有模塊的時(shí)鐘信號(hào)。外部用戶(hù)時(shí)鐘通過(guò)數(shù)字時(shí)鐘管理器(DCM)進(jìn)行處理后，輸出0度和90度的時(shí)鐘。同時(shí)該包括了一個(gè)延遲校準(zhǔn)模塊，是用來(lái)校準(zhǔn)讀數(shù)據(jù)(DQ)對(duì)讀數(shù)據(jù)選通脈沖(DQS)的延遲，以便DQS的邊沿能正確對(duì)齊DQ有效窗口的中間位置。

　　用戶(hù)接口模塊主要包括讀/寫(xiě)數(shù)據(jù)和地址三類(lèi)FIFO，用來(lái)接收和存儲(chǔ)用戶(hù)的數(shù)據(jù)，命令和地址等信息，起到緩沖和同步數(shù)據(jù)的作用。控制器模塊生成該模塊所需要的控制信號(hào)。

　　物理層模塊負(fù)責(zé)在控制信號(hào)的約束下完成用戶(hù)訪問(wèn)地址與訪問(wèn)指令的解釋與匹配，產(chǎn)生DDR2 SDRAM所需的控制指令信號(hào)，并保證指令與地址，數(shù)據(jù)的同步和信號(hào)的維持。

　　控制模塊主要實(shí)現(xiàn)的功能為：在系統(tǒng)上電過(guò)程及系統(tǒng)意外復(fù)位發(fā)生時(shí)，與初始化模塊配合，對(duì)控制器和所控制的DDR2進(jìn)行初始化設(shè)置，復(fù)位延時(shí)保護(hù)等：在系統(tǒng)正常工作時(shí)，進(jìn)行系統(tǒng)讀/寫(xiě)請(qǐng)求指令的接收、應(yīng)答，對(duì)系統(tǒng)訪問(wèn)地址的采樣與同步，完成所需的所有狀態(tài)轉(zhuǎn)換、任務(wù)調(diào)度、總線仲裁、時(shí)序同步，并為用戶(hù)接口模塊、物理層模塊產(chǎn)生相應(yīng)的控制信號(hào)，為系統(tǒng)提供控制器狀態(tài)指示信號(hào)?？刂破鞯臓顟B(tài)機(jī)結(jié)構(gòu)如圖2所示。

?

　　2 圖像處理系統(tǒng)中DDR2接口的設(shè)計(jì)

　　DDR2作為整個(gè)圖像處理系統(tǒng)的緩存，起著至關(guān)重要的作用。它將外部輸入的圖像按幀存入DDR2中，然后按幀將圖像數(shù)據(jù)送到外部繼續(xù)處理。基于單片F(xiàn)PGA的控制邏輯所需要完成的功能可以簡(jiǎn)單的概述如下：

　　(1)接收來(lái)自外部的圖像數(shù)據(jù)，并進(jìn)行緩沖和數(shù)據(jù)重排，產(chǎn)生符合DDR2-SDRAM控制器位寬的數(shù)據(jù)信號(hào)。

　　(2)產(chǎn)生對(duì)DDR2-SDRAM的讀/寫(xiě)命令和地址，并將它們寄存在FIFO中，隨時(shí)供DDR2控制器提取，因此系統(tǒng)需要一個(gè)地址產(chǎn)生邏輯。

　　(3)對(duì)DDR2-SDRAM進(jìn)行直接控制，將用戶(hù)產(chǎn)生的地址命令進(jìn)行解析，產(chǎn)生讀/寫(xiě)、刷新等一系列操作，對(duì)DDR2-SDRAM發(fā)出的各種命令要符合特定的時(shí)序要求。在上電的時(shí)候還必須完成對(duì)DDR2-SDRAM的初始化工作。

　　(4)建立用戶(hù)與DDR2-SDRAM的數(shù)據(jù)通道，在DDR2-SDRAM和用戶(hù)接口之間傳遞需要寫(xiě)入或者讀出的數(shù)據(jù)，并且調(diào)整對(duì)應(yīng)讀/寫(xiě)操作的DQS信號(hào)時(shí)序，使其滿(mǎn)足DDR2-SDRAM的要求。

　　(5)緩存從DDR2-SDRAM中讀出的數(shù)據(jù)，由于直接讀出的速度非常高，直接處理會(huì)對(duì)后端產(chǎn)生很大的壓力，因此需要進(jìn)行緩存之后才送到后續(xù)處理。

　　由上面的描述可以看出，控制邏輯所要完成的功能是相當(dāng)復(fù)雜的，因此我們采用模塊化的設(shè)計(jì)方案。