3D 芯片堆疊對(duì)于補(bǔ)充晶體管的發(fā)展路線圖至關(guān)重要。

全球最先進(jìn)的芯片公司正在競(jìng)相大規(guī)模推出基于環(huán)柵（GAA）架構(gòu)的新一代晶體管。雖然他們都處于不同的過(guò)渡階段，但他們打算開(kāi)始在 3 納米和 2 納米工藝節(jié)點(diǎn)集成這些“納米片”晶體管，并可能在 2024 年和 2025 年實(shí)現(xiàn)大規(guī)模生產(chǎn)。

英特爾和臺(tái)積電等公司需要時(shí)間來(lái)釋放這些晶體管的全部潛力，而整個(gè)半導(dǎo)體行業(yè)還需要一段時(shí)間才能感受到轉(zhuǎn)型的全面影響。此后該改進(jìn)必將成為 CPU、GPU 和其他高級(jí)邏輯芯片的黃金標(biāo)準(zhǔn)，這些芯片是從人工智能到高性能計(jì)算 (HPC) 等一切領(lǐng)域的核心。這些晶體管的設(shè)計(jì)速度更快，功耗更低，挑戰(zhàn)了長(zhǎng)期主導(dǎo)半導(dǎo)體領(lǐng)域的FinFET的局限性。

納米片晶體管并不能拯救摩爾定律，也不能解決代工廠在最先進(jìn)工藝節(jié)點(diǎn)上面臨的所有挑戰(zhàn)。為了克服這些問(wèn)題，代工廠正在尋求各種創(chuàng)新，例如背面供電（BSPD），以在節(jié)省功耗的同時(shí)從晶體管之間的互聯(lián)中獲得更多性能。

他們還采用新的芯片設(shè)計(jì)方法，即系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）。STCO 涉及將小芯片與 2.5D 和 3D 先進(jìn)封裝連接起來(lái)。

盡管納米片有其局限性，但半導(dǎo)體行業(yè)正在全力以赴進(jìn)行轉(zhuǎn)型。就其本身而言，英特爾打算在即將推出的工藝節(jié)點(diǎn)中引入 RibbonFET。它將從“20A”節(jié)點(diǎn)開(kāi)始，該公司表示，該節(jié)點(diǎn)將于2024年上半年啟用。臺(tái)積電計(jì)劃在2025年初在其2納米節(jié)點(diǎn)上首次采用納米片。

雖然三星在邏輯芯片市場(chǎng)上更像是一個(gè)次要參與者，但三星在 2022 年率先推出了納米片的一種變體，稱為多橋通道 FET (MBCFET)，并推出了 3 納米節(jié)點(diǎn)。

為了更好地了解支持納米片的案例及其獨(dú)特優(yōu)勢(shì)，imec的邏輯技術(shù)副總裁Julien Ryckaert發(fā)表了他的看法。

為納米片奠定基礎(chǔ)，首先支持 FinFET 的論點(diǎn)是什么？

納米片晶體管實(shí)際上是 FinFET 的延續(xù)。大家開(kāi)始研究這類(lèi)3D架構(gòu)的主要原因是短通道控制。

當(dāng)你縮小平面晶體管的柵極長(zhǎng)度，以保持源極和漏極之間的隔離，并確保每當(dāng)你關(guān)閉晶體管時(shí)都有足夠的截止電壓時(shí)，這變得越來(lái)越難。這種現(xiàn)象被稱之為“短溝道效應(yīng)”，而解決這一問(wèn)題的能力通常由我們稱之為“亞閾值斜率”的度量來(lái)表征。

隨著柵極長(zhǎng)度縮小，漏極在物理上距離源極越來(lái)越近，然后保證兩個(gè)終端之間的隔離就開(kāi)始變得更加困難。因此，您開(kāi)始尋找限制溝道的方法，以便每當(dāng)您關(guān)閉晶體管時(shí)，半導(dǎo)體區(qū)域內(nèi)的磁場(chǎng)就足夠強(qiáng)，以保證漏極和源極保持隔離。

各家的焦點(diǎn)都集中在這個(gè)鰭狀器件上，它是一塊突出的硅片（從硅晶圓上），其中柵極將包裹結(jié)構(gòu)并保證良好控制的關(guān)斷狀態(tài)，從而在擴(kuò)展時(shí)確保亞閾值斜率大門(mén)。

是否還有其他力量推動(dòng)半導(dǎo)體行業(yè)采用 FinFET？

Julien Ryckaert表示：“我不確定這是否是 FinFET 開(kāi)發(fā)時(shí)思考過(guò)程的一部分。但溝道寬度 (W) 的很大一部分（與開(kāi)關(guān)晶體管所需的電流量密切相關(guān)的特性）位于垂直方向，即鰭片的高度。鰭越高，為 FinFET 創(chuàng)建的 W 越多，為晶體管創(chuàng)建的驅(qū)動(dòng)電流也越大?！?/p>

這對(duì)于 FinFET 的縮放非常有用，因?yàn)槟F(xiàn)在可以創(chuàng)建一個(gè)非常緊湊且具有足夠驅(qū)動(dòng)電流的晶體管。芯片制造商在 FinFET 一代中廣泛利用了這一點(diǎn)，減少了晶體管中鰭片的數(shù)量，并通過(guò)增加鰭片的高度來(lái)補(bǔ)償這一點(diǎn)。如果你想縮小平面晶體管中的W，它就必須占據(jù)越來(lái)越多的空間。

因此，作為邏輯庫(kù)構(gòu)建塊的標(biāo)準(zhǔn)單元最終從三鰭器件轉(zhuǎn)變?yōu)殡p鰭器件。公司用來(lái)縮放晶體管的旋鈕被稱為“軌道高度縮放”。您可以在結(jié)構(gòu)上縮放標(biāo)準(zhǔn)單元，而無(wú)需縮放間距，因?yàn)槟梢詼p少鰭片的數(shù)量，取而代之的是使用越來(lái)越高的鰭片。因此，有兩個(gè)支持 FinFET 的論點(diǎn)——一個(gè)是更好的靜電控制，另一個(gè)是更好的效率。

為什么半導(dǎo)體行業(yè)試圖取代 FinFET？

Julien Ryckaert認(rèn)為，雖然從平面晶體管到鰭狀晶體管的轉(zhuǎn)變是理所當(dāng)然的事情，但不幸的是，納米片將很難帶來(lái)我們從 FinFET 中看到的同樣的好處。

我們轉(zhuǎn)向納米片的原因主要是因?yàn)殪o電控制。您之前使用了固定在晶圓上的鰭片，它要求鰭片具有非常直的輪廓，因此您需要一個(gè)從頂部到底部的非常直的硅薄鰭片，以確保您可以精確控制整個(gè)渠道。

然而，鰭片輪廓從來(lái)都不是完全筆直的，因此總會(huì)有一定程度的功率從鰭片底部泄露。一些主要的代工廠正在嘗試改善鰭片輪廓以保證靜電控制。

與此同時(shí)，每個(gè)人都想擴(kuò)大晶體管的柵極長(zhǎng)度，但他們意識(shí)到，同時(shí)擴(kuò)大鰭片和柵極長(zhǎng)度并仍保證相同的靜電控制變得更具挑戰(zhàn)性。

目前的情況是，我們正在轉(zhuǎn)向完整的 GAA 結(jié)構(gòu)，其中整個(gè)溝道在所有四個(gè)側(cè)面都包裹起來(lái)，以獲得強(qiáng)大的柵極場(chǎng)，從而保證強(qiáng)大的導(dǎo)通和關(guān)斷并減少漏電流。這樣，您就可以繼續(xù)縮放納米片器件內(nèi)的柵極長(zhǎng)度。

在最先進(jìn)的工藝節(jié)點(diǎn)規(guī)模上使用FinFET是否不再是可持續(xù)的？

當(dāng)您制造越來(lái)越小的晶體管時(shí)，最終每個(gè)器件都會(huì)有一對(duì)鰭片。下一步是探索單鰭片設(shè)備的可能性。但單鰭片的問(wèn)題是，如果您想保持一對(duì)鰭片的驅(qū)動(dòng)電流，則需要將單鰭片的高度加倍。

例如，在雙鰭片場(chǎng)景中，鰭片的高度可能為 50 納米。如果使用單個(gè)鰭片，則必須使用 100 納米的鰭片，這種鰭片非常高，因此很難以經(jīng)濟(jì)高效的方式制造。

與此同時(shí)，在這么高的結(jié)構(gòu)中所積累的寄生效應(yīng)（最明顯的是電容和電阻），會(huì)消耗掉使設(shè)備更緊湊的所有優(yōu)勢(shì)。所以，這并不是說(shuō)100納米的鰭片就像一對(duì)并排放置的50納米鰭片一樣好用。

這就是為什么公司開(kāi)始投資向納米片晶體管過(guò)渡，也是為什么你會(huì)看到不同的代工廠采取不同的發(fā)展軌跡。一些代工廠先于其他代工廠引入了納米片，這僅僅是因?yàn)榧{米片和 FinFET 仍在這些尺寸上爭(zhēng)奪主導(dǎo)地位，即在器件的效率、驅(qū)動(dòng)和寄生之間實(shí)現(xiàn)平衡。

我們知道兩個(gè)鰭片之間的距離是有限的，取決于你能在兩個(gè)鰭片之間擠壓多少金屬來(lái)形成閘門(mén)，所以在某些時(shí)候你會(huì)被一個(gè)鰭片卡住。如果沒(méi)有納米片，你就無(wú)法獲得同樣的功率和性能改進(jìn)。

如果您是一家領(lǐng)先的代工廠，并且已經(jīng)掌握了鰭片的制造，那么您將盡力從 FinFET 中榨取最大的收益。但這完全取決于您的制造能力、您認(rèn)為的領(lǐng)先優(yōu)勢(shì)以及您希望以多快的速度進(jìn)入市場(chǎng)。一些公司正試圖盡快利用納米片革命。

就功耗和性能而言，我想說(shuō)它實(shí)際上與 FinFET 相當(dāng)。但你知道在某個(gè)時(shí)候你將不得不轉(zhuǎn)向納米片，因?yàn)?FinFET 不再可擴(kuò)展，不再為你提供每單位面積更多的晶體管。

因此，半導(dǎo)體行業(yè)很久以前就停止了根據(jù)晶體管中的任何特定測(cè)量來(lái)命名工藝節(jié)點(diǎn)。相反，它主要是強(qiáng)調(diào)流程節(jié)點(diǎn)先進(jìn)程度的一種方式。

鑒于此，公司是否真的使用納米片技術(shù)來(lái)縮小晶體管尺寸？與 FinFET 相比，它似乎更多的是為了提高晶體管的性能，而不是減少其占地面積。對(duì)于納米片來(lái)說(shuō)，節(jié)省面積似乎更為次要。

另一種看待它的方式是，想象縮放正在迫使您縮小標(biāo)準(zhǔn)單元的面積。您正在嘗試壓縮兩種類(lèi)型的晶體管：n 溝道 (nFET) 和 p 溝道 FET (pFET)，用于創(chuàng)建 CMOS 邏輯。它們都需要適合標(biāo)準(zhǔn)單元的占地面積，因此您開(kāi)始將問(wèn)題分解為必須遵守的所有規(guī)則。鰭片可以分開(kāi)多遠(yuǎn)？FET 彼此之間的距離可以多遠(yuǎn)？您需要提供的間距才能使一切都在控制之中？

你分析了晶體管布局的所有這些限制，然后你意識(shí)到不可能再把兩個(gè)鰭片放進(jìn)設(shè)備中。你不能得到一對(duì)nFET和pFET晶體管在同一空間了，你只能得到一個(gè)鰭上的nFET和一個(gè)鰭上的pFET。

這些平面型晶體管允許您更好地利用可用的空間，以創(chuàng)建與FinFET相比更大的有效溝道寬度，并以增加器件驅(qū)動(dòng)電流能力的方式將晶體管擠壓在一起。

因此，當(dāng)將 FinFET 的功率、性能和面積與相同尺寸的納米片晶體管進(jìn)行比較時(shí)，您會(huì)發(fā)現(xiàn) FinFET 在大約 2 納米節(jié)點(diǎn)處性能開(kāi)始下降。納米片可以繼續(xù)保持當(dāng)今公司最想要的性能、功率和面積增益。但你不會(huì)看到納米片突然帶來(lái)巨大的收益。

芯片行業(yè)的公司正在獲得從制造工具到EDA軟件的一切，EDA軟件可以捕獲納米片F(xiàn)ET的所有復(fù)雜性。當(dāng)你想到基于納米片晶體管的芯片要進(jìn)入市場(chǎng)還需要什么的時(shí)候，你還想到了什么？

Julien Ryckaert表示，據(jù)我所知，提供 I/O 以及標(biāo)準(zhǔn) CMOS 平臺(tái)的大量設(shè)備將非常具有挑戰(zhàn)性。將其他類(lèi)型的器件與納米片共同集成存在許多困難。這意味著必須設(shè)計(jì)大量新的知識(shí)產(chǎn)權(quán) (IP)，以保證 SoC 子系統(tǒng)的正確性。否則I/O 將不可用。

雖然它可能與納米片沒(méi)有直接關(guān)系，但請(qǐng)記住，向納米片的過(guò)渡恰逢半導(dǎo)體公司設(shè)計(jì)方式的許多變化。一些公司計(jì)劃在 2 納米節(jié)點(diǎn)進(jìn)行的另一個(gè)轉(zhuǎn)變是背面供電。

無(wú)論你如何看待，對(duì)于代工廠和無(wú)晶圓廠公司來(lái)說(shuō)，許多變化同時(shí)發(fā)生。

除了提高晶體管密度之外，納米片還有其他獨(dú)特的優(yōu)勢(shì)嗎？

Julien Ryckaert表示，對(duì)于 FinFET，它是四個(gè)鰭、三個(gè)鰭或兩個(gè)鰭，對(duì)吧？然而，對(duì)于納米片，您可以想象幾乎以連續(xù)的方式調(diào)制片材寬度。

現(xiàn)在，將其放入制造過(guò)程中非常困難。但是，將片材寬度從 25 nm 調(diào)整到 20 nm、15 nm 到 10 nm 的能力將為您提供另一個(gè)優(yōu)化 SoC 功率和性能的旋鈕（因?yàn)檎{(diào)整溝道寬度會(huì)影響晶體管的寄生電容）。因此，如果代工廠能夠掌握這項(xiàng)技術(shù)，無(wú)晶圓廠公司將能夠?qū)崿F(xiàn)更好的功耗與性能權(quán)衡。

只需要對(duì)工藝流程進(jìn)行很少的改變即可實(shí)現(xiàn)調(diào)制，這就是為什么它需要一些時(shí)間才能變得可用。隨著 FinFET 耗盡，芯片行業(yè)開(kāi)始將重點(diǎn)轉(zhuǎn)向其他創(chuàng)新，尤其是小芯片和先進(jìn)封裝。

納米片晶體管會(huì)產(chǎn)生與 FinFET 相同的影響嗎？

Julien Ryckaert認(rèn)為這只是不斷擴(kuò)大的工具箱中的另一個(gè)工具，晶體管主導(dǎo)整個(gè)半導(dǎo)體路線圖的世界現(xiàn)在已經(jīng)結(jié)束了。

保持新器件的密度擴(kuò)展非常重要，而獲得更緊湊的晶體管仍將是擴(kuò)展的關(guān)鍵因素。

器件的空間乃至其性能的關(guān)鍵因素甚至不是由其溝道和晶體管本身的其他屬性決定的。但這同樣取決于您訪問(wèn)設(shè)備的方式。三大代工廠擁有截然不同的中線 (MOL) 戰(zhàn)略，這表明它仍然有可能進(jìn)行創(chuàng)新和引入新的解決方案。

未來(lái)，3D 芯片堆疊和類(lèi)似小芯片的方法對(duì)于補(bǔ)充晶體管的路線圖也可能變得更加重要。納米片過(guò)渡的關(guān)鍵問(wèn)題之一是，與 FinFET 相比，SRAM 無(wú)法擴(kuò)展或很難擴(kuò)展密度。因此，如果處理器的一半由 SRAM 組成，您可以假設(shè)該產(chǎn)品的一半將無(wú)法擴(kuò)展。這不僅是不幸的，而且還將迫使芯片設(shè)計(jì)人員尋找其他解決方案來(lái)解決該瓶頸。

審核編輯：黃飛

?