RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado下載程序步驟和ISE差異問題

454398 ? 來源:csdn ? 作者:家窮人瘦 ? 2021-01-02 10:45 ? 次閱讀

由于Vivado下載程序步驟和ISE有較大差異,特此寫此文章,希望對(duì)大家有所幫助。

1,下載文件生成
在.bit文件生成后,在TCL中輸入
write_cfgmem -format mcs -interface spix4 -size 16 -loadbit "up 0x0 F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit" -file FPGA_TOP.mcs

spix4為模式設(shè)置。
-size 16為Flash大小,單位Byte。
即可得到FPGA_TOP.mcs和FPGA_TOP.prm兩個(gè)文件,后邊需要用到這兩個(gè)文件。

A&Q:提示bit位寬錯(cuò)誤
ERROR: [Writecfgmem 68-20] SPI_BUSWIDTH property is set to "1" on bitfile F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit. This property has to be set to "4" to generate a configuration memory file for the SPIX4 interface. Please ensure that a valid value has been set for the property BITSTREAM.Config.SPI_buswidth and rerun this command.

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]

輸入如上命令,將BIT位寬更改為4bit。

2,程序下載

pIYBAF9uHsOAL1RdAARz4byGw6c613.png

在Program and Debug模式下,右鍵芯片型號(hào),如圖所示。

o4YBAF9uHsWAMJb-AAB1xEZi2tw596.png

選擇你所使用的的Flash,如果此選項(xiàng)中沒有,則可去官網(wǎng)查詢?cè)撓盗蠪PGA時(shí)候支持此款Flash。

pIYBAF9uHseAd0s7AACA5Bu6814094.png

點(diǎn)擊OK即可。

A&Q:下載進(jìn)去,重新上電后,程序不運(yùn)行。
1,檢查SPI_clk是否有時(shí)鐘產(chǎn)生。
A,有,則證明FPGA上電配置正確。
B,無
a,檢查MODE配置模式,一般我們配置為SPI主模式,即MODE[2:0]=001;
b,檢查MODE上下拉電阻,官方手冊(cè)上推薦使用100歐,Nexys4則使用1K。這個(gè)電阻不宜過大,否則造成上電啟動(dòng)失敗。
編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602977
  • ISE
    ISE
    +關(guān)注

    關(guān)注

    1

    文章

    100

    瀏覽量

    36522
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66470
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    14.4 ise vivado license

    14.4 ise vivado license
    發(fā)表于 03-25 21:22

    ISE/Isim的Vivado許可證不起作用

    嗨,我們?yōu)?b class='flag-5'>Vivado 14.2購買了激活基礎(chǔ)許可證。我從xilinx網(wǎng)站下載它,并通過VivadoManege License.Bu將它設(shè)置到我的電腦?,F(xiàn)在我想使用ISE Design Suite
    發(fā)表于 12-05 11:08

    Vivado 2013.4和ISE 14.7的下載具有錯(cuò)誤的MD5校驗(yàn)和

    在我的所有嘗試中,下載Vivado 2013.4所有操作系統(tǒng)完整安裝程序以及Windows完整安裝程序都帶有錯(cuò)誤的校驗(yàn)和。在幾次嘗試中,Windows的
    發(fā)表于 12-07 11:11

    Vivado的PR許可證是否與ISE不同?

    你好Vivado的PR許可證是否與ISE不同?假設(shè)用于ISE的許可證也可用于Vivado?以上來自于谷歌翻譯以下為原文Hi Does PR licence for
    發(fā)表于 12-11 11:19

    如何卸載ISE webpack并使用Vivado webpack代替

    管理許可部分“刪除”了許可證,我懷疑該網(wǎng)站知道我已經(jīng)下載ISE并且現(xiàn)在贏了;讓我訪問vivado webpack許可證。要清楚,我想使用vivado,而不是
    發(fā)表于 12-13 10:23

    ISE 14.7許可證未通過購買的有效Vivado許可證啟用

    我們剛剛購買了Vivado許可證并等待下載VivadoISE 14.7),但只能下載Vivado
    發(fā)表于 12-17 11:52

    怎么將Vivado項(xiàng)目轉(zhuǎn)換為ISE項(xiàng)目

    我想知道是否可以將Vivado項(xiàng)目轉(zhuǎn)換為ISE項(xiàng)目,以便將其導(dǎo)入HDL Designer。 HDL設(shè)計(jì)師確實(shí)有Vivado流,但不是Vivado導(dǎo)入?;蛘撸绻腥酥缹?/div>
    發(fā)表于 12-20 11:24

    VivadoISE哪個(gè)更好?

    你好,我是ZYBO Zynq 7000開發(fā)板的新手,通常也是FPGA的世界。1)我即將安裝我的開發(fā)程序ISE / Vivado)。如何區(qū)分它們以便為我的工作選擇合適的一個(gè)??紤]到我已經(jīng)嘗試了這兩種
    發(fā)表于 12-21 11:07

    如何使用腳本運(yùn)行ISE/VIVADO

    嗨,專家我以前在Windows下設(shè)計(jì),最近我搬到了linux。是否有關(guān)于如何使用腳本運(yùn)行ISE / VIVADO的指南,例如Perl的?謝謝??死锼挂陨蟻碜杂诠雀璺g以下為原文Hi, experts
    發(fā)表于 02-19 10:59

    Vivado 2015.4和ISE 14.7中實(shí)現(xiàn)的相同設(shè)計(jì)之間的資源利用率是否會(huì)有任何差異?

    嗨,在Vivado 2015.4和ISE 14.7中實(shí)現(xiàn)的相同設(shè)計(jì)之間的資源利用率是否會(huì)有任何差異?考慮到這樣的事實(shí),IP在Artix-7 FPGA中重新生成FIFO(版本9.3到13.1)時(shí)鐘向?qū)?/div>
    發(fā)表于 04-24 09:12

    無法下載vivado安裝程序怎么辦

    親愛的大家,我已成功更新了我的xilinx帳戶配置文件。但是當(dāng)我去下載vivado windows安裝程序時(shí),chrome會(huì)自動(dòng)填寫表單作為我的個(gè)人資料。當(dāng)我點(diǎn)擊下一步時(shí),會(huì)顯示此警告?!罢?qǐng)更正錯(cuò)誤
    發(fā)表于 05-27 07:17

    VivadoISE的開發(fā)流程以及性能差異

    的 .mdl 的模型文件依舊可以被打開,編輯,保存,如果需要的話,新的模型也可以被向后兼容保存成 .mdl 格式。為了體現(xiàn)VivadoISE的開發(fā)流程以及性能差異,本文使用了相同的源碼、器件,IP核
    發(fā)表于 01-08 17:07

    ISE約束導(dǎo)入vivado總共分幾步

    最近有些朋友在ISE中做的V7項(xiàng)目需要切換到vivado來,但導(dǎo)入代碼后,導(dǎo)入約束時(shí),發(fā)現(xiàn)vivado不再支持UCF文件,如果手抄UCF約束到 VIVADO 的 XDC 約束,不僅浪費(fèi)
    發(fā)表于 03-24 13:54 ?8863次閱讀
    <b class='flag-5'>ISE</b>約束導(dǎo)入<b class='flag-5'>vivado</b>總共分幾步

    ISEVivado中XADC的向?qū)а菔?/a>

    該視頻快速概述了ISEVivado中可用的XADC向?qū)е械慕缑?,功能和功能? 對(duì)于希望實(shí)例化基本設(shè)計(jì)的數(shù)字設(shè)計(jì)人員來說,這是一個(gè)很好的工具。
    的頭像 發(fā)表于 11-20 06:19 ?4687次閱讀

    ISE工程升級(jí)到Vivado及板級(jí)信號(hào)調(diào)試

    版本遷移的操作想必大家已經(jīng)做過不少了,其中包括從ISE轉(zhuǎn)換到vivadovivado老版本遷移到新版本。鄭智海同學(xué)給大家介紹了一下如何把工程從ISE遷移到
    的頭像 發(fā)表于 01-30 09:11 ?4320次閱讀
    RM新时代网站-首页