RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR3 SDRAM控制器IP核的寫命令和寫數(shù)據(jù)間關(guān)系講解

電子設(shè)計(jì) ? 來源:CSDN博主 ? 作者:FPGA開源工作室 ? 2020-12-31 11:17 ? 次閱讀

1. 背景

這篇文章主要介紹了DDR3IP核的寫實(shí)現(xiàn)。

2. 寫命令和數(shù)據(jù)總線介紹
DDR3 SDRAM控制器IP核主要預(yù)留了兩組總線,一組可以直接綁定到DDR3 SDRAM芯片端口,一組是留給用戶端使用的,框圖如圖1所示。

pIYBAF9uKZCAJVE1AAHZsq5oFxs538.png

如圖1 所示的中間部分為我們調(diào)取的IP 核,user FPGA Logic 為用戶端邏輯,DDR2/DDR3 SDRAM 為存儲(chǔ)芯片。其中IP 核與存儲(chǔ)芯片之間的總線大部分以ddr 作為開頭,這部分總線我們只需要在top 模板設(shè)為端口即可,無需我們控制。用戶端與IP 核之間的總線大部分以app 作為開頭,并且從用戶端輸出到IP 核的信號(hào)線需要我們產(chǎn)生。

在了解了大概的框架之后,下面我們首先通過以app 為開頭的總線實(shí)現(xiàn)對(duì)IP寫控制操作。為了更好的了解相關(guān)的參數(shù),我們可以登錄Xilinx 官網(wǎng)下載UG586手冊(cè),具體的下載地址如下所示: https://www.xilinx.com/support/documentation/ip_documentation/mig_7serie...

通過手冊(cè)我們可以了解到,為了實(shí)現(xiàn)寫,我們需要控制app 端的命令總線和數(shù)據(jù)總線,下面先對(duì)app 端命令總線作解釋,此處的input 和output 均現(xiàn)對(duì)于IP核而言。

端口名稱 端口名稱 端口描述
app_cmd input 3bit命令總線,3’b000代表寫,3’b001代表讀。
app_addr input 30bit地址總線(位寬根據(jù)芯片不同會(huì)不同)。
app_en input 1bit命令使能信號(hào),該信號(hào)有效(高電平),且app_rdy也有效時(shí),IP核才可以接收到用戶端發(fā)送的app_cmd和app_addr。
app_rdy output 1bit命令空閑信號(hào),該信號(hào)有效(高電平),且app_en也有效時(shí),IP核才可以接收到用戶端發(fā)送的app_cmd和app_addr。

在了解到命令端每一個(gè)信號(hào)的作用后,我們可以給出下圖2 所示的波形,其中①、②、④處的指令均不會(huì)被IP 核接收,只有③處的指令才會(huì)被IP 接收。

pIYBAF9uKZGANU4WAAD-GxPut88233.png

app 端寫數(shù)據(jù)總線中的每一根信號(hào)作用如下表所示,此處的input 和output 均現(xiàn)對(duì)于IP 核而言。

端口名稱 端口名稱 端口描述
app_wdf_data input 128bit寫數(shù)據(jù)總線(位寬根據(jù)芯片不同會(huì)不同),該數(shù)據(jù)包含8個(gè)需要寫入DDR3芯片的數(shù)據(jù)。
app_wdf_wren input 1bit寫數(shù)據(jù)有效標(biāo)志,該信號(hào)有效(高電平),且app_wdf_rdy也有效時(shí),IP核才可以接收到用戶端發(fā)送的app_wdf_data。
app_wdf_rdy output 1bit寫數(shù)據(jù)空閑信號(hào),該信號(hào)有效(高電平),且app_wdf_rdy也有效時(shí),IP核才可以接收到用戶端發(fā)送的app_wdf_data。
app_wdf_end input 1bit最后一個(gè)寫數(shù)據(jù)的標(biāo)志,該信號(hào)有效(高電平)時(shí),代表對(duì)應(yīng)的app_wdf_data為當(dāng)前寫的最后一個(gè)數(shù)據(jù)。
app_wdf_mask input 16bit寫數(shù)據(jù)掩碼(位寬根據(jù)芯片不同會(huì)不同),該信號(hào)為寫數(shù)據(jù)的掩碼。

根據(jù)上表所描述,我們可以對(duì)app 端寫時(shí)序所用到的每一根信號(hào)有一點(diǎn)的了解,下面給出寫時(shí)序的波形。圖3 中所示的①、②、④處的數(shù)據(jù)均不會(huì)被寫入到IP 中,只有③處的數(shù)據(jù)才會(huì)被IP 接收。

pIYBAF9uKZOAGX4AAAFEIjZukwU746.png

我們對(duì)app_wdf_end 這個(gè)信號(hào)做最進(jìn)一步的講解,該信號(hào)表示的是當(dāng)前突發(fā)寫的最后一個(gè)數(shù)據(jù)。在A7 DDR3 控制器IP 核中,只存在突發(fā)長(zhǎng)度為8 這種形式,因此每一次的突發(fā)均為16bit x 8 = 128bit,并且在我們調(diào)取該IP 核時(shí),會(huì)發(fā)現(xiàn)DDR3 的物理層端與用戶端存在兩種速率關(guān)系,即4:1 和2:1。當(dāng)選取速率比例為4:1 時(shí)app_wdf_data 為128bit,此時(shí)每一個(gè)發(fā)送的有效app_wdf_data 數(shù)據(jù)均為當(dāng)前8 突發(fā)的第一個(gè)數(shù)據(jù),同時(shí)也是最后一個(gè)數(shù)據(jù),因此此時(shí)app_wdf_end 信號(hào) 與app_wdf_wren 信號(hào)同步;當(dāng)選取速率比例為2:1 時(shí)app_wdf_data 為64bit,此時(shí)每一個(gè)發(fā)送的有效app_wdf_data 數(shù)據(jù)均為當(dāng)前突發(fā)的4 個(gè)數(shù)據(jù),因此此時(shí)app_wdf_end 信號(hào)與app_wdf_wren 信號(hào)如下圖②所示。

o4YBAF9uKZaAVoBhAAKMssUOeVA987.png

3. 寫命令和寫數(shù)據(jù)間關(guān)系講解
根據(jù)Xilinx UG586 手冊(cè)我們可知,寫命令和寫數(shù)據(jù)直接存在三種邏輯關(guān)系,具體示例如圖5 所示。圖中①狀態(tài)指的是命令和數(shù)據(jù)同時(shí)發(fā)送到IP 核,②狀態(tài)指的是數(shù)據(jù)提前于命令發(fā)送到IP 核,③狀態(tài)指的是命令提前于數(shù)據(jù)發(fā)送到IP 核。第①、②種情況均可穩(wěn)定傳輸,但是第③種情況需要一個(gè)前提條件,即命令提前數(shù)據(jù)的時(shí)間不能超過兩個(gè)用戶端的時(shí)鐘周期。因此,為了更穩(wěn)定的發(fā)送數(shù)據(jù),建議采取第①、②種發(fā)送模式,在本講中,我們采取第②種發(fā)送方式。

pIYBAF9uKZmAXAhwAAKJV3c7H8Y452.png

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
  • SDRAM
    +關(guān)注

    關(guān)注

    7

    文章

    423

    瀏覽量

    55205
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    276

    瀏覽量

    42242
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2167

    瀏覽量

    121303
  • 存儲(chǔ)芯片
    +關(guān)注

    關(guān)注

    11

    文章

    896

    瀏覽量

    43133
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    教程!FPGA DDR4讀寫實(shí)驗(yàn)(1)

    達(dá)到 8 倍預(yù)取和 DDR4 內(nèi)部的雙沿采樣,F(xiàn)IFO 緩沖,數(shù)據(jù)邏輯結(jié)構(gòu)有關(guān))。 2 MIGIP介紹 MIG IP 是 Xilinx
    發(fā)表于 12-06 16:37

    DDR3、DDR4、DDR5的性能對(duì)比

    DDR3、DDR4、DDR5是計(jì)算機(jī)內(nèi)存類型的不同階段,分別代表第三代、第四代和第五代雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)
    的頭像 發(fā)表于 11-29 15:08 ?1075次閱讀

    DDR內(nèi)存與SDRAM的區(qū)別 DDR4內(nèi)存與DDR3內(nèi)存哪個(gè)好

    系統(tǒng)總線同步工作,以提高數(shù)據(jù)傳輸效率。 DDR (Double Data Rate) :雙倍速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ),是SDRAM的后繼者,它通過在時(shí)鐘周期的上升沿和下降沿都進(jìn)行
    的頭像 發(fā)表于 11-29 14:57 ?341次閱讀

    FPGA DDR4讀寫實(shí)驗(yàn)

    為何可以達(dá)到 8 倍預(yù)取和 DDR4 內(nèi)部的雙沿采樣,F(xiàn)IFO 緩沖,數(shù)據(jù)邏輯結(jié)構(gòu)有關(guān))。2 MIGIP介紹 MIG IP 是 Xili
    發(fā)表于 09-13 20:18

    DDR4 SDRAM控制器的主要特點(diǎn)

    設(shè)計(jì)和功能對(duì)于提升系統(tǒng)性能、降低功耗以及增強(qiáng)數(shù)據(jù)可靠性起著至關(guān)重要的作用。以下是對(duì)DDR4 SDRAM控制器主要特點(diǎn)的詳細(xì)分析,旨在覆蓋其關(guān)鍵功能、性能提升、技術(shù)優(yōu)化以及應(yīng)用優(yōu)勢(shì)等方面
    的頭像 發(fā)表于 09-04 12:55 ?603次閱讀

    DDR3寄存和PLL數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《DDR3寄存和PLL數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-23 11:06 ?2次下載
    <b class='flag-5'>DDR3</b>寄存<b class='flag-5'>器</b>和PLL<b class='flag-5'>數(shù)據(jù)</b>表

    FPGA DDR4讀寫實(shí)驗(yàn)(1)

    可以達(dá)到 8 倍預(yù)取和 DDR4 內(nèi)部的雙沿采樣,F(xiàn)IFO 緩沖,數(shù)據(jù)邏輯結(jié)構(gòu)有關(guān))。 2 MIGIP介紹 MIG IP 是 Xilin
    發(fā)表于 07-03 13:43

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理設(shè)計(jì)

    問題。幀地址控制模塊控制幀地址的切換。為了提高并行處理的速度,減少數(shù)據(jù)讀寫沖突,將圖形數(shù)據(jù)和視頻數(shù)據(jù)分別存儲(chǔ)在不同的
    發(fā)表于 06-26 18:13

    全套DDR、DDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《全套DDR、DDR2、DDR3、DDR3L、LPDDR3DDR4 電源
    發(fā)表于 04-09 09:51 ?7次下載
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓<b class='flag-5'>控制器</b><b class='flag-5'>數(shù)據(jù)</b>表

    完整DDRDDR2,DDR3 和LPDDR3 存儲(chǔ)電源解決方案同步降壓控制器數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《完整DDR,DDR2,DDR3 和LPDDR3 存儲(chǔ)電源解決方案同步降壓控制器
    發(fā)表于 04-09 09:49 ?0次下載
    完整<b class='flag-5'>DDR</b>,<b class='flag-5'>DDR</b>2,<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> 存儲(chǔ)<b class='flag-5'>器</b>電源解決方案同步降壓<b class='flag-5'>控制器</b><b class='flag-5'>數(shù)據(jù)</b>表

    具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的完整DDR2、DDR3DDR3L存儲(chǔ)電源解決方案TPS51216-EP數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的完整DDR2、DDR3DDR3L存儲(chǔ)電源解決方案TPS51216-EP
    發(fā)表于 03-26 11:19 ?0次下載
    具有同步降壓<b class='flag-5'>控制器</b>、2A LDO和緩沖基準(zhǔn)的完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L存儲(chǔ)<b class='flag-5'>器</b>電源解決方案TPS51216-EP<b class='flag-5'>數(shù)據(jù)</b>表

    完整的DDR2、DDR3DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《完整的DDR2、DDR3DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 03-13 13:58 ?0次下載
    完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L內(nèi)存電源解決方案同步降壓<b class='flag-5'>控制器</b>TPS51216<b class='flag-5'>數(shù)據(jù)</b>表

    具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51916完整DDR2、DDR3、DDR3L和DDR4存儲(chǔ)電源解決方案數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51916完整DDR2、DDR3DDR3L和DDR4存儲(chǔ)
    發(fā)表于 03-13 11:24 ?0次下載
    具有同步降壓<b class='flag-5'>控制器</b>、2A LDO和緩沖基準(zhǔn)的TPS51916完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4存儲(chǔ)<b class='flag-5'>器</b>電源解決方案<b class='flag-5'>數(shù)據(jù)</b>表

    具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3DDR4內(nèi)存電源解決方案數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3
    發(fā)表于 03-13 11:13 ?0次下載
    具有同步降壓<b class='flag-5'>控制器</b>、2A LDO和緩沖基準(zhǔn)的TPS51716完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b>和<b class='flag-5'>DDR</b>4內(nèi)存電源解決方案<b class='flag-5'>數(shù)據(jù)</b>表

    完整的DDRDDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《完整的DDR、DDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 03-13 10:16 ?1次下載
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>內(nèi)存電源解決方案同步降壓<b class='flag-5'>控制器</b><b class='flag-5'>數(shù)據(jù)</b>表
    RM新时代网站-首页