下文是硬件工程師在PCB設(shè)計(jì)早期容易忽略，卻很有用的幾個(gè)EMI設(shè)計(jì)指南，這些指南也在一些權(quán)威書刊中常常被提到。

設(shè)計(jì)指南1 :最小化電源和高頻信號的電流環(huán)路面積

在設(shè)計(jì)階段，首先我們需要知道兩個(gè)要點(diǎn)：

1.信號電流總是回到源端（即電流路徑總是以環(huán)路的形式存在） 。

2.信號回流走阻抗最小的路徑。在兆赫茲頻率和更高頻率處，信號電流路徑相對容易識別。這是因?yàn)樵诟哳l情況，信號回流路徑通常是最小感抗的路徑，這里通常是環(huán)路面積最小的路徑，回流信號會盡可能靠近輸出信號的路徑返回。在低頻（通常為kHz頻率及以下），阻抗最小的路徑往往是電阻最小的路徑，由于路徑的電阻值不好確定，因此要識別低頻回流路徑會更加困難。

設(shè)計(jì)指南2：保持信號返回平面的完整

完整的信號返回平面能有效減少高頻信號環(huán)路的感抗，感抗越小，產(chǎn)生的噪聲電壓值也就越小，這就是為何要求在PCB中間層設(shè)置完整地平面的其中一個(gè)重要原因。當(dāng)然，在某些情況下，由于走線的原因不得不分隔信號返回平面。然而，這種情況在多層PCB上出現(xiàn)的概率較少。另外對于單層板的情況，可以在高速信號走線周圍做包地處理，來保持信號返回路徑的完整性。

設(shè)計(jì)指南3：高速電路不要放置在連接器附近

我們常常會犯下面的錯(cuò)誤，在審查或評估電路板設(shè)計(jì)過程中，由于缺乏考慮，會把高速電路放置在連接器附近，這樣導(dǎo)致工程師做了很多額外的濾波和屏蔽，從而增加成本和提高機(jī)器整改難度。

為什么連接器的位置如此重要？在低于三百兆赫茲的頻率下，波長大約為一米或更長。印刷電路板本身和板內(nèi)走線往往是電氣小尺寸，因此輻射效率比較低。然而，與連接器相連的電纜一般較長，因此天線效應(yīng)會很明顯，板內(nèi)噪聲更容易通過電纜往外輻射。

另外位于連接器之間的高速電路很容易在連接器之間產(chǎn)生幾毫伏或更大的電位差。這些電壓可以將電流驅(qū)動到連接的電纜上，導(dǎo)致產(chǎn)品超過輻射發(fā)射要求。

設(shè)計(jì)指南4：控制信號邊沿轉(zhuǎn)換時(shí)間（上升沿和下降沿時(shí)間）

很多時(shí)候時(shí)鐘噪聲超標(biāo)點(diǎn)不是基頻，而是由基頻衍生出來的高次諧波。通過增加時(shí)鐘邊沿的轉(zhuǎn)換時(shí)間，可以很好地控制高次諧波的能量。雖然過長的邊沿轉(zhuǎn)換時(shí)間會導(dǎo)致信號完整性和發(fā)熱問題，但很多時(shí)候功能和EMC效果上是需要做折衷考慮的。

控制數(shù)字信號的上升和下降時(shí)間有以下三種常用方法：

1.改變芯片信號輸出驅(qū)動能力

2.信號線串接電阻或鐵氧體

3.信號線并聯(lián)電容

設(shè)計(jì)指南5：時(shí)鐘展頻

由于電子產(chǎn)品功能越來越多，芯片時(shí)鐘頻率也在不斷提高。對于高速時(shí)鐘來說，控制時(shí)鐘邊沿轉(zhuǎn)換率來抑制EMI所要承受的風(fēng)險(xiǎn)越來越大，此時(shí)展頻技術(shù)成為抑制電磁干擾的一個(gè)不錯(cuò)的選擇。

在不改變時(shí)鐘上升沿和下降沿，保持時(shí)鐘信號波形完整性的同時(shí)，按一定的規(guī)律來控制時(shí)鐘抖動，將時(shí)鐘能量分散到一個(gè)更寬的頻段上，實(shí)現(xiàn)時(shí)鐘噪聲在頻域上的抑制。

展頻技術(shù)不僅調(diào)制時(shí)鐘源，其它的同步于時(shí)鐘源的數(shù)據(jù)、地址和控制信號，在時(shí)鐘展頻的同時(shí)也一并得以調(diào)制，整體的EMI峰值都會因此減小，所以說，時(shí)鐘展頻是系統(tǒng)級的解決方案。這是展頻技術(shù)相比其它抑制EMI措施的最大優(yōu)勢之一。

總的來說，工程師在PCB設(shè)計(jì)過程中要時(shí)時(shí)給自己腦海里面敲警鐘，在考慮如何實(shí)現(xiàn)電路功能的同時(shí)，著重關(guān)注容易產(chǎn)生噪聲的信號，當(dāng)碰到如時(shí)鐘或PWM這類會產(chǎn)生高次諧波的信號時(shí)，參考上訴幾條EMI指南設(shè)計(jì)PCB，這樣產(chǎn)品通過EMC認(rèn)證將變得更容易。

責(zé)任編輯：YYX