楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）今日宣布，眾多領(lǐng)先的半導(dǎo)體和系統(tǒng)客戶已成功采用面向 TSMC 5nm 制程技術(shù)的全系列 Cadence? 設(shè)計(jì) IP 產(chǎn)品。Cadence 設(shè)計(jì) IP 產(chǎn)品符合最高水平的最新接口標(biāo)準(zhǔn)，讓客戶能夠?yàn)樽羁量痰膽?yīng)用開發(fā)最先進(jìn)的系統(tǒng)級(jí)芯片，包括高性能計(jì)算 （HPC）、人工智能 / 機(jī)器學(xué)習(xí)（AI/ML）、網(wǎng)絡(luò)、存儲(chǔ)和汽車。面向 TSMC N5 制程的 Cadence 設(shè)計(jì) IP 產(chǎn)品組合包括 112 / 56 / 25 / 10 Gbps 以太網(wǎng) PHY / MAC、PCIe 6.0 / 5.0 / 4.0 / 3.1 PHY / 控制器、40Gbps Ultralink? D2D PHY 以及用于 GDDR6、DDR5 / 4 和 LPDDR5 / 4x 的全套 PHY / 控制器。

Cadence 在 TSMC N5 工藝中的設(shè)計(jì) IP 可提供最佳的功耗、性能和面積（PPA），并具有豐富的功能集，可為大規(guī)模 SoC 設(shè)計(jì)提供無與倫比的差異化、多功能性和創(chuàng)新。此外，Cadence 提供集成了 PHY 和控制器 IP 的完整子系統(tǒng)，可簡(jiǎn)化集成，最大程度降低風(fēng)險(xiǎn)并縮短上市時(shí)間。

“TSMC 與我們長(zhǎng)期的生態(tài)系統(tǒng)合作伙伴 Cadence 密切合作，實(shí)現(xiàn)了領(lǐng)先的設(shè)計(jì)，依托我們的先進(jìn)技術(shù)，顯著改善了功耗、性能和面積。”TSMC 設(shè)計(jì)基礎(chǔ)設(shè)施管理部副總裁 Suk Lee 說道，“Cadence 的設(shè)計(jì) IP 與 TSMC 的 IP9000 團(tuán)隊(duì)密切配合，促進(jìn)了高質(zhì)量的 IP 交付，幫助我們的共同客戶實(shí)現(xiàn)一次性流片成功和更快的上市時(shí)間?！?/p>

“幾十年來，Cadence 攜手 TSMC，在先進(jìn)制程節(jié)點(diǎn)上提供經(jīng)過硅驗(yàn)證的高質(zhì)量 IP，以滿足 HPC、AI / ML、網(wǎng)絡(luò)、存儲(chǔ)和汽車應(yīng)用的最苛刻要求。”Cadence 設(shè)計(jì) IP 產(chǎn)品管理副總裁 Rishi Chugh 表示，“我們面向 TSMC N5 制程的設(shè)計(jì) IP 得到廣泛使用，這印證了 Cadence 設(shè)計(jì) IP 的卓越性和質(zhì)量，讓客戶能夠設(shè)計(jì)出高度差異化的產(chǎn)品解決方案。”

N5 設(shè)計(jì) IP 產(chǎn)品組合是 Cadence IP 產(chǎn)品組合的一部分，支持 Cadence 智能系統(tǒng)設(shè)計(jì)（Intelligent System Design?）戰(zhàn)略。我們不斷開發(fā)全面的設(shè)計(jì) IP 組合，幫助客戶在先進(jìn)節(jié)點(diǎn)實(shí)現(xiàn)卓越的系統(tǒng)級(jí)芯片設(shè)計(jì)。