十多年來(lái)，Cadence 對(duì) PCIe 技術(shù)的堅(jiān)定承諾和支持，在業(yè)界有目共睹。我們深知強(qiáng)大 PCIe 生態(tài)系統(tǒng)的重要性，并感謝 PCI-SIG 提供的平臺(tái)。在 PCI-SIG 開(kāi)發(fā)者大會(huì)迎來(lái) 32 周年之際，Cadence 宣布面向 HPC/AI 市場(chǎng)推出完整的 PCIe 7.0 IP 解決方案。

▋ PCIe 標(biāo)準(zhǔn)為何如此重要？

從 GPIO 等最簡(jiǎn)單的構(gòu)建塊到最先進(jìn)的高速接口，IP 子系統(tǒng)是整個(gè)芯片制造生態(tài)系統(tǒng)的命脈。而推動(dòng) IP 發(fā)展的一個(gè)關(guān)鍵因素便是工業(yè)界和學(xué)術(shù)界在接口標(biāo)準(zhǔn)和協(xié)議制定上的合作。PCI-SIG 引領(lǐng)了一些關(guān)鍵定義和合規(guī)規(guī)范的制定，并確保了接口 IP 的互操作性。

HPC/AI 市場(chǎng)不斷要求高吞吐量、低延遲和低功耗，這推動(dòng)著技術(shù)的進(jìn)步，促使 PCIe 技術(shù)持續(xù)發(fā)展，可服務(wù)于未來(lái)幾代。作為 PCI-SIG 的成員，Cadence 能夠盡早獲知規(guī)范的變化和最新合規(guī)標(biāo)準(zhǔn)等重要信息。PCIe 7.0 及更高規(guī)范將助推市場(chǎng)不斷擴(kuò)展，而我們期待幫助我們的客戶使用 Cadence IP 解決方案構(gòu)建一流的尖端 SoC。

圖 1：PCIe 數(shù)據(jù)傳輸速率變化（來(lái)源：PCI-SIG）

▋ 今年的開(kāi)發(fā)者大會(huì)有何新看點(diǎn)？

在 2024 開(kāi)發(fā)者大會(huì)上，PICe 7.0 標(biāo)準(zhǔn)成為焦點(diǎn)，Cadence 今年展示了面向 PCI 7.0 的一整套 IP 子系統(tǒng)解決方案。

▋ Cadence 有何與眾不同之處？

Cadence 始終堅(jiān)持為測(cè)試芯片構(gòu)建一個(gè)完整的子系統(tǒng)，包括 8 通道 PHY 和一個(gè)完整的 8 通道控制器。在測(cè)試芯片中添加一個(gè)控制器，可以顯著提高特性分析和壓力測(cè)試的效率和粒度，同時(shí)使我們能夠展示與真實(shí)系統(tǒng)的互操作性。此外，我們還可以將整個(gè)協(xié)議棧作為一個(gè) 8 通道的解決方案進(jìn)行測(cè)試，其中涵蓋客戶實(shí)際使用的諸多應(yīng)用。這種方法能夠幫助客戶大大降低 SoC 設(shè)計(jì)相關(guān)風(fēng)險(xiǎn)。

圖 2：Piper——Cadence 面向 PCIe 7.0 的 PHY IP

圖 3：業(yè)界首款面向 PCIe 7.0 的 IP 子系統(tǒng)

這適用于哪個(gè)市場(chǎng)？

如今，加速計(jì)算已成為主流，PCIe 鏈路在系統(tǒng)中的作用隨之愈發(fā)凸顯。在服務(wù)器或計(jì)算集群內(nèi)，要跨多個(gè)圖形處理器（GPU）或加速器擴(kuò)展復(fù)雜的計(jì)算任務(wù)，實(shí)現(xiàn) GPU 之間的直接通信至關(guān)重要。業(yè)內(nèi)逐漸認(rèn)識(shí)到，要實(shí)現(xiàn)高性能計(jì)算，需要可擴(kuò)展的開(kāi)放式架構(gòu)。隨著 AI 和數(shù)據(jù)密集型應(yīng)用的發(fā)展，對(duì)這種技術(shù)的需求可能增加，因此 PCIe 7.0 將成為下一代接口 IP 的關(guān)鍵部分。

下圖展示了 PCIe 7.0 的潛在用例。

圖 4：PCIe 7.0 用例

▋ 光纖鏈路為何如此重要？

如今，訓(xùn)練 AI/ML 模型需要多個(gè)數(shù)據(jù)中心協(xié)作，而這些數(shù)據(jù)中心的地理位置又越來(lái)越分散，因此要求光纖網(wǎng)絡(luò)能夠有效應(yīng)對(duì)因傳輸距離變長(zhǎng)而導(dǎo)致帶寬增加的問(wèn)題。然而，將信號(hào)從 A 點(diǎn)傳輸?shù)?B 點(diǎn)便已消耗掉所有預(yù)算功耗，已沒(méi)有足夠的功耗來(lái)運(yùn)行實(shí)際的 CPU 和 GPU，因此光模塊很快就會(huì)遇到功耗瓶頸。在這種情況下，非重定時(shí)的線性拓?fù)浣Y(jié)構(gòu)便可發(fā)揮所長(zhǎng)。與傳統(tǒng)的基于數(shù)字信號(hào)處理（DSP）的重定時(shí)光學(xué)解決方案相比，線性可插拔光學(xué)器件（LPO）鏈路可顯著降低模塊功耗和延遲，這對(duì)于提升 AI 性能至關(guān)重要。而且，由于功耗和冷卻要求有所降低，從基于 DSP 的解決方案切換到 LPO 還可顯著節(jié)約成本，減少開(kāi)支，但于此同時(shí)，重定時(shí)器/DSP 將不再適用，而是需要一個(gè)功能強(qiáng)大的高性能 ASIC 來(lái)驅(qū)動(dòng)光學(xué)器件。

為了展示 Cadence IP 的穩(wěn)健性，我們演示了面向 PCIe 7.0 的子系統(tǒng)測(cè)試芯片板能夠通過(guò)外部環(huán)回模式配置的非重定時(shí)光電鏈路成功發(fā)送和接收 128GT/s 信號(hào)，并留有多個(gè)數(shù)量級(jí)的裕度。

圖 5：ASIC 驅(qū)動(dòng)線性光學(xué)器件示例

合規(guī)是關(guān)鍵

對(duì) PCIe 6.0，目前官方合規(guī)計(jì)劃尚未啟動(dòng)。這是 SIG 的常規(guī)做法，即在規(guī)范獲批幾年后啟動(dòng)合規(guī)計(jì)劃，以便生態(tài)系統(tǒng)有充足的時(shí)間來(lái)準(zhǔn)備初始產(chǎn)品，并讓測(cè)試和設(shè)備供應(yīng)商有足夠的時(shí)間來(lái)啟動(dòng)和運(yùn)行他們的硬件/軟件。目前，PCIe 6.0 只能通過(guò)最高 PCIe 5.0 級(jí)別（SIG 支持的最高官方合規(guī)性測(cè)試套件）的官方認(rèn)證。我們已經(jīng)向 SIG 提交了針對(duì)多個(gè)工藝節(jié)點(diǎn)的 PCIe 6.0 IP 子系統(tǒng)解決方案，它們均被列為合規(guī)產(chǎn)品。您可以登錄 pcisig.com 網(wǎng)站，在 Developers->Integrators 列表下查詢。具體如下所示：

PCI-SIG 開(kāi)發(fā)者大會(huì)的其他看點(diǎn)

在 6 月 12 日和 13 日舉辦的 PCI-SIG 開(kāi)發(fā)者大會(huì)上，Cadence 進(jìn)行了以下演示：

Cadence 面向 PCIe 7.0 的 IP 通過(guò)非重定時(shí)光學(xué)器件發(fā)送和接收 128GT/s 信號(hào)的強(qiáng)大性能

使用示波器測(cè)量 Cadence 面向 PCIe 7.0 的 IP 的功能，詳細(xì)說(shuō)明其穩(wěn)定的電氣性能和裕度

Cadence 面向 PCIe 6.0 接口的 IP 的可靠性，使用測(cè)試設(shè)備表征 PHY 接收器的質(zhì)量

Cadence 面向 PCIe 6.0 的 PCI-SIG 兼容 IP 子系統(tǒng)，在功耗和性能方面進(jìn)行了優(yōu)化

作為 PCI Express 領(lǐng)域的領(lǐng)軍人物，Cadence 的 Anish Mathew 了分享他對(duì)“UIO ECN 對(duì) PCIe 控制器設(shè)計(jì)和性能的影響”這個(gè)重要話題的寶貴見(jiàn)解，重點(diǎn)介紹了 Cadence 設(shè)計(jì)團(tuán)隊(duì)在實(shí)現(xiàn)這一目標(biāo)方面所取得的進(jìn)展。

圖 6：Cadence UIO 實(shí)現(xiàn)總結(jié)

總 結(jié)

Cadence 于 2023 PCI-SIG 開(kāi)發(fā)者大會(huì)期間展示了 PCIe7.0-Ready IP，將繼續(xù)引領(lǐng) PCIe IP 的開(kāi)發(fā)，面向 PCIe 7.0 提供支持先進(jìn)節(jié)點(diǎn)的完整解決方案。預(yù)計(jì)這些解決方案將于明年初發(fā)布。Cadence 以 PCI-SIG 的成員身份為豪，將繼續(xù)為市場(chǎng)提供包括 PHYs、控制器、軟件和驗(yàn)證 IP 在內(nèi)的完整解決方案，并大量投資于 PCIe 項(xiàng)目。Cadence 是首家提供面向 PCIe 3.0、4.0、5.0 和 6.0 的完整子系統(tǒng)解決方案的 IP 供應(yīng)商，擁有業(yè)內(nèi)領(lǐng)先的功耗、性能、面積（PPA ）。我們很榮幸能夠繼續(xù)提供面向 PCIe 7.0 的最新 IP 子系統(tǒng)解決方案，為 PPA 和上市時(shí)間設(shè)定新的基準(zhǔn)。

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過(guò) 30 年的計(jì)算軟件專(zhuān)業(yè)積累?；?a target="_blank">公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車(chē)、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)十年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。