在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案，加速HPC和AI等萬(wàn)億參數(shù)領(lǐng)域的芯片設(shè)計(jì)》中，新思科技宣布推出綜合全面的PCIe Express Gen 7（PCIe 7.0）驗(yàn)證IP（VIP）解決方案，以支持高性能計(jì)算設(shè)計(jì)中人工智能（AI）應(yīng)用所需的高速度和低延遲。

在《PCIe 7.0數(shù)據(jù)速率的光傳輸首秀，一睹為快！》一文中，可查看業(yè)界首個(gè)PCIe 7.0光傳輸Demo。

PCI Express的演進(jìn)

自2003年推出以來(lái)，PCI Express在技術(shù)、規(guī)格和傳輸速度方面不斷進(jìn)步，成為了一項(xiàng)成功的標(biāo)準(zhǔn)化計(jì)劃倡議和數(shù)據(jù)傳輸協(xié)議。PCIe 5.0為云計(jì)算資源提供32G傳輸速度和CXL一致性；而在流量控制單元（FLITS）和PAM4調(diào)制的加持下，PCIe 6.0將性能提高至64G傳輸速率，實(shí)現(xiàn)了高效率、低延遲的通信和一致性。PCIe 7.0的加載-存儲(chǔ)功能和高達(dá)512 GB/s的安全數(shù)據(jù)傳輸帶寬，讓連接多個(gè)加速器并高效處理大型復(fù)雜人工智能和機(jī)器學(xué)習(xí)模型成為可能。

PCIe 7.0規(guī)范新增了哪些內(nèi)容？

PCIe 7.0規(guī)范中包含以下特性：

經(jīng)由x16鏈路，數(shù)據(jù)速率達(dá)128 GT/s，經(jīng)由x16鏈路，雙向最高可達(dá)512 GB/s

PAM4信令

1b/1b FLIT模式編碼

前向糾錯(cuò)（FEC）

更出色的功耗和成本效率

采用IDE協(xié)議，確保數(shù)據(jù)安全

向后兼容PCIe規(guī)范的早期版本

包含睡眠狀態(tài)，以提供靈活性和低功耗

新思科技PCIe 7.0驗(yàn)證IP（VIP）的特性

新思科技PCIe驗(yàn)證IP可對(duì)基于各種PCIe規(guī)范（PCIe 1.0至7.0）的設(shè)計(jì)實(shí)現(xiàn)方案進(jìn)行驗(yàn)證，可用于SoC和系統(tǒng)級(jí)設(shè)計(jì)，以加速驗(yàn)證收斂。

新思科技PCIe驗(yàn)證IP解決方案支持PCIe 7.0，并利用了以下特性來(lái)解決設(shè)計(jì)驗(yàn)證的復(fù)雜性：

支持每條通道最高128.0 GT/s的數(shù)據(jù)速率，同時(shí)保持RC和EP設(shè)備的向后兼容性，進(jìn)而推動(dòng)從PCIe 6.0無(wú)縫過(guò)渡到PCIe 7.0。

原生System/Verilog UVM架構(gòu)，有助于輕松集成到仿真環(huán)境中并加快測(cè)試平臺(tái)開(kāi)發(fā)。

集成驗(yàn)證計(jì)劃、測(cè)試套件和功能覆蓋率，可加快驗(yàn)證過(guò)程并贏取競(jìng)爭(zhēng)優(yōu)勢(shì)。

基于IDE的數(shù)據(jù)完整性和安全保護(hù)，可防止數(shù)據(jù)和系統(tǒng)泄露。

豐富的可配置選項(xiàng)和內(nèi)置的協(xié)議檢查，有助于在已采用協(xié)議開(kāi)發(fā)的市場(chǎng)中保持競(jìng)爭(zhēng)力。

新思科技正在與早期客戶和伙伴合作，整合最新規(guī)范中提供的新功能，助其增強(qiáng)下一代設(shè)計(jì)的標(biāo)準(zhǔn)架構(gòu)。

新思科技VIP原生集成了Verdi協(xié)議分析器調(diào)試解決方案和Verdi性能分析器。

要在SoC上運(yùn)行系統(tǒng)級(jí)有效載荷，速度更快且基于硬件的流片前解決方案必不可少?；谛滤伎萍糏P的新思科技事務(wù)處理器、內(nèi)存模型、混合和虛擬解決方案可在高速的驗(yàn)證硬件，新思科技ZeBu硬件加速解決方案和新思科技HAPS原型系統(tǒng)上實(shí)現(xiàn)豐富的驗(yàn)證工作和驗(yàn)證用例。