系統(tǒng)級封裝 (SiP) 是一種用于將多個集成電路 (IC) 和無源元件捆綁到一個封裝中的方法，它們在該封裝下協(xié)同工作。這與片上系統(tǒng) (SoC) 形成對比，而這些芯片上的功能集成到同一芯片中。

包含基于各種工藝節(jié)點(diǎn)（CMOS、SiGe、BiCMOS）的不同電路的硅芯片可以垂直或并排堆疊在基板上。該封裝包含一條內(nèi)部布線，可將所有管芯連接在一起形成一個功能系統(tǒng)。引線鍵合或凸塊技術(shù)通常用于系統(tǒng)級封裝解決方案中。

系統(tǒng)級封裝類似于片上系統(tǒng)，但集成度較低，并且不是使用單個半導(dǎo)體芯片制造的。一個普通的SiP解決方案可能會采用多種封裝技術(shù)，例如倒裝芯片、引線鍵合、晶圓級封裝等。

封裝在系統(tǒng)級封裝中的集成電路和其他組件的數(shù)量在理論上是無限的，因此，工程師基本上可以將整個系統(tǒng)集成到一個封裝中。

系統(tǒng)級封裝的簡史

在 1980 年代，SiP 以多芯片模塊的形式出現(xiàn)。他們不是將芯片放在印刷電路板上，而是可以通過將芯片組合到一個封裝中來降低成本或縮短電信號需要傳輸?shù)木嚯x，而連接在歷史上是通過引線鍵合實(shí)現(xiàn)的。

集成是半導(dǎo)體開發(fā)和使用背后的主要推動力。從 SSI（小規(guī)模集成——單個芯片上的幾個晶體管）開始，該行業(yè)已轉(zhuǎn)向 MSI（中等規(guī)模集成——單個芯片上數(shù)百個晶體管）、LSI（大規(guī)模集成——單個芯片上數(shù)萬個晶體管）芯片）、ULSI（超大規(guī)模集成——單個芯片上超過一百萬個晶體管）、VLSI（超大規(guī)模集成——單個芯片上數(shù)十億個晶體管）和最后的 WSI（晶圓級集成——整個晶圓變成單個超級芯片）。

所有這些都是物理集成指標(biāo)，沒有考慮所需的功能集成。因此，出現(xiàn)了幾個術(shù)語來填補(bǔ)空白，例如 ASIC（專用集成電路）和 SoC（片上系統(tǒng)），它們將重點(diǎn)轉(zhuǎn)移到更多的系統(tǒng)集成上。

至于最初對 SiP 的需求，我們無需再看微處理器。微處理器的開發(fā)和生產(chǎn)要求與模擬電路、電源管理設(shè)備或存儲設(shè)備的要求有很大不同。這導(dǎo)致了系統(tǒng)級集成度的明顯提高。

盡管 SiP 這個詞相對較新，但實(shí)際上 SiP 長期以來一直是半導(dǎo)體行業(yè)的一部分。

在 1970 年代，它以自由布線、多芯片模塊 (MCM) 和混合集成電路 (HIC) 的形式出現(xiàn)。

圖 3：HIC示例

在 1990 年代，它被用作 Intel 的 Pentium Pro3 集成處理器和緩存的解決方案。如今，SiP 已轉(zhuǎn)變?yōu)閷⒍鄠€芯片集成到單個封裝中以減少空間和成本的解決方案。

系統(tǒng)級封裝的好處

SiP 和 SoC 之間的主要區(qū)別在于 SoC 將所需的每個組件都集成在同一芯片上，而 SiP 方法采用異構(gòu)組件并將它們連接到一個或多個芯片載體封裝中。

例如，SoC 會將 CPU、GPU、內(nèi)存接口、HDD 和 USB 連接、RAM/ROM 和/或它們的控制器集成在單個硅片上，然后將其封裝到單個芯片中。相比之下，等效的 SiP 將采用來自不同工藝節(jié)點(diǎn)（CMOS、SiGe、高功率）的獨(dú)立管芯，將它們連接并組合成單個封裝到單個基板 (PCB) 上。考慮到這一點(diǎn)，很容易看出與類似的 SoC 相比，SiP 的集成度較低，因此，SiP 的采用速度很慢。

不過最近，2.5D 和 3D IC、倒裝芯片技術(shù)和封裝技術(shù)的進(jìn)步讓人們對使用 SiP 提供的可能性有了新的認(rèn)識。

有幾個主要因素推動了當(dāng)前用 SiP 取代 SoC 的趨勢

• 天線、MEMS 傳感器、無源元件（例如：大電感）等外部設(shè)備無法裝入 SoC。因此，工程師需要使用 SiP 技術(shù)為其客戶提供完整的解決方案。
• 交付模塊而不是芯片是一種趨勢，因?yàn)闊o線應(yīng)用（例如藍(lán)牙模塊）可以幫助客戶快速進(jìn)入市場，而無需從頭開始設(shè)計。相反，他們使用由整個系統(tǒng)組成的 SiP 模塊。

除了上述因素外，SiP 還具有以下優(yōu)勢：

• 小型化，降低成本，簡化設(shè)計流程，良率更高，可靠性更好。

不過，為了全面了解，我們必須承認(rèn) SiP 也有一些缺點(diǎn)。以下是在選擇 SiP 作為設(shè)計理念之前需要考慮的一些主要缺點(diǎn)：

• 缺乏靈活性
• 難以定制
• 不同的設(shè)計方法

圖 4：使用系統(tǒng)級封裝的優(yōu)缺點(diǎn)

SiP的未來趨勢

人們可以將 SiP 概括為由一個襯底組成，在該襯底上將多個芯片與無源元件組合在一起，以創(chuàng)建一個功能完整的獨(dú)立封裝，只需在外部連接幾個組件即可創(chuàng)建所需的產(chǎn)品。由于由此產(chǎn)生的尺寸減小和緊密集成，SiP 在空間受限的設(shè)備中非常受歡迎，例如 MP3 播放器和智能手機(jī)。另一方面，如果只有一個組件有缺陷，則整個系統(tǒng)將無法正常工作，從而導(dǎo)致制造成品率下降。

隨著物聯(lián)網(wǎng)時代的到來，不斷的開發(fā)和研究有助于使SiP更接近SoC，成本更低，體積要求和初始投資更小，并且在系統(tǒng)簡化方面具有積極的趨勢。此外，推動創(chuàng)建越來越大的單片 SoC 開始觸及設(shè)計驗(yàn)證和可制造性的瓶頸，因?yàn)閾碛懈蟮穆闫瑫?dǎo)致更大的故障機(jī)會，從而導(dǎo)致更多的硅晶圓損失。

從 IP 方面來看，SiP 是 SoC 的絕佳未來替代品，因?yàn)樗鼈兛梢约?a href="http://hljzzgx.com/article/zt/" target="_blank">最新的標(biāo)準(zhǔn)和協(xié)議，而無需持續(xù)更長、更昂貴的重新設(shè)計階段。此外，SiP 方法允許更快、更節(jié)能的通信和電力傳輸，這是在考慮 SiP 采用和應(yīng)用的長期前景時要考慮的另一個令人鼓舞的因素。