RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA AXI4協(xié)議學(xué)習(xí)筆記(一)

CHANBAEK ? 來源:FPGA自學(xué)筆記分享 ? 作者:FPGA自學(xué)筆記分享 ? 2023-05-24 15:05 ? 次閱讀

1.關(guān)于AXI協(xié)議

AMBA AXI協(xié)議支持高性能、高頻系統(tǒng)設(shè)計(jì)。

AXI協(xié)議:

?適用于高帶寬和低延遲的設(shè)計(jì);

?提供高頻操作,無需使用復(fù)雜的連線橋接;

?滿足多器件的接口要求;

?適用于具有高初始訪問延遲的內(nèi)存控制器;

?提供靈活的互連架構(gòu);

?向后兼容現(xiàn)有的AHB和APB接口。

AXI協(xié)議的主要特性是:

?獨(dú)立的地址/控制和數(shù)據(jù)階段

?使用字節(jié)控制支持不對(duì)齊的數(shù)據(jù)傳輸;

?使用基于突發(fā)的傳輸(burst),只需要發(fā)出起始地址;

?獨(dú)立的讀和寫數(shù)據(jù)通道,可以提供低成本的直接內(nèi)存訪問(DMA);

?支持發(fā)出多個(gè)傳輸?shù)刂罚?/p>

?支持亂序傳輸;

?允許輕松添加配置階段,以提供定時(shí)關(guān)斷(AXI支持低功耗擴(kuò)展模式)。

2.AXI 架構(gòu)

AXI協(xié)議是基于突發(fā)傳輸?shù)模╞urst-based),并定義了以下獨(dú)立的傳輸通道:

?讀取地址傳輸通道

?讀取數(shù)據(jù)傳輸通道

?寫地址傳輸通道

?寫入數(shù)據(jù)傳輸通道

?寫響應(yīng)傳輸通道

地址通道攜帶描述要傳輸?shù)臄?shù)據(jù)性質(zhì)的控制信息。 數(shù)據(jù)在主從之間通過以下方式傳輸:

?寫數(shù)據(jù)通道,用于將數(shù)據(jù)從主端傳輸?shù)綇亩恕?在寫事務(wù)中,從端使用寫響應(yīng)通道向主機(jī)發(fā)送完成傳輸?shù)?a target="_blank">信號(hào)。

?讀取數(shù)據(jù)通道,將數(shù)據(jù)從從端傳輸?shù)街鳈C(jī)。

AXI協(xié)議:

?允許在實(shí)際數(shù)據(jù)傳輸之前發(fā)出地址信息;

?支持多個(gè)未完成的傳輸事務(wù);

?支持亂序傳輸。

讀傳輸使用讀地址和讀數(shù)據(jù)通道進(jìn)行讀操作的過程如下圖所示:

wKgZomRttliAdtclAACNrf4nDRQ903.jpg

寫傳輸使用寫地址、寫數(shù)據(jù)通道和響應(yīng)通道進(jìn)行讀操作的過程如下圖所示:

wKgaomRttliAeYOsAACwzbUNYP8469.jpg

信息源端使用VALID信號(hào)來顯示通道上何時(shí)有有效地址、數(shù)據(jù)或控制信息可用。 目的端使用READY信號(hào)來顯示它何時(shí)可以接受信息。 讀數(shù)據(jù)通道和寫數(shù)據(jù)通道都包括一個(gè)LAST信號(hào),以指示事務(wù)中最終數(shù)據(jù)項(xiàng)的傳輸。

讀和寫地址通道:

讀寫傳輸都有自己的地址通道。 適當(dāng)?shù)牡刂吠ǖ罃y帶傳輸所需的所有地址和控制信息。

讀數(shù)據(jù)通道:

讀數(shù)據(jù)通道攜帶從端到主端的讀數(shù)據(jù)和讀響應(yīng)信息,包括:

?數(shù)據(jù)總線,可以是8、16、32、64、128、256、512或1024位寬;

?一個(gè)讀響應(yīng)信號(hào),指示讀事務(wù)的完成狀態(tài)。

寫數(shù)據(jù)通道:

寫數(shù)據(jù)通道攜帶從主機(jī)到從主機(jī)的寫數(shù)據(jù),包括:

?數(shù)據(jù)總線,可以是8、16、32、64、128、256、512或1024位寬;

?字節(jié)有效信號(hào)為每8個(gè)數(shù)據(jù)位,表明哪些字節(jié)的數(shù)據(jù)是有效的。

寫數(shù)據(jù)通道信息總是被視為緩沖的,這樣主端就可以執(zhí)行寫傳輸,而不需要等待從端確認(rèn)。

寫響應(yīng)信道:

從端使用寫響應(yīng)通道來響應(yīng)寫傳輸。所有寫傳輸都需要在寫響應(yīng)通道上發(fā)出完成信號(hào)。寫傳輸完成時(shí),寫響應(yīng)只對(duì)一個(gè)完全的傳輸發(fā)出響應(yīng)信號(hào),而不是對(duì)傳輸中的每個(gè)數(shù)據(jù)傳輸發(fā)出響應(yīng)信號(hào)。

3.AXI總線的互聯(lián):

AXI協(xié)議提供了一個(gè)單獨(dú)的接口定義,用于以下接口:

主機(jī)和互聯(lián)接口之間的連接;

從機(jī)和互連接口之間的連接;

主機(jī)和從機(jī)之間連接;

AXI的連接接口如下:

wKgZomRttliAMB1UAABxfZyS1TA175.jpg

AXI的拓?fù)浣Y(jié)構(gòu),大多數(shù)系統(tǒng)使用AXI以下三種互連拓?fù)渲?

?共享地址和數(shù)據(jù)總線;

?共享地址總線和多個(gè)數(shù)據(jù)總線;

?多層,具有多個(gè)地址和數(shù)據(jù)總線;

在大多數(shù)系統(tǒng)中,地址通道帶寬需求明顯小于數(shù)據(jù)通道帶寬需求。這樣的系統(tǒng)可以通過使用多個(gè)數(shù)據(jù)總線的共享地址總線來實(shí)現(xiàn)并行數(shù)據(jù)傳輸,從而在系統(tǒng)性能和互連復(fù)雜性之間實(shí)現(xiàn)良好的平衡。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8575

    瀏覽量

    151015
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2878

    瀏覽量

    88051
  • AMBA
    +關(guān)注

    關(guān)注

    0

    文章

    68

    瀏覽量

    14980
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16622
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計(jì)

    ,ar)共用組信號(hào)的接口(arw,w,b,r)。關(guān)于總線互聯(lián)的設(shè)計(jì)凡是設(shè)計(jì)中用到Axi4總線的設(shè)計(jì)總離不開總線互聯(lián)。在Xilinx FPGA使用中,VIvado針對(duì)Axi4總線提供了
    發(fā)表于 08-02 14:28

    SoC Designer AXI4協(xié)議包的用戶指南

    這是SoC Designer AXI4協(xié)議包的用戶指南。該協(xié)議包包含SoC Designer組件、探針和ARM AXI4協(xié)議的事務(wù)端口接口(
    發(fā)表于 08-10 06:30

    AMBA 4 AXI4、AXI4-Lite和AXI4-流協(xié)議斷言用戶指南

    您可以將協(xié)議斷言與任何旨在實(shí)現(xiàn)AMBA?4 AXI4的接口起使用?, AXI4 Lite?, 或AXI
    發(fā)表于 08-10 06:39

    AXI4接口協(xié)議的基礎(chǔ)知識(shí)

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,
    的頭像 發(fā)表于 09-23 11:20 ?6055次閱讀
    <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>的基礎(chǔ)知識(shí)

    文詳解ZYNQ中的DMA與AXI4總線

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實(shí)現(xiàn),不能直接和PS相連,必須通過
    的頭像 發(fā)表于 09-24 09:50 ?5293次閱讀
    <b class='flag-5'>一</b>文詳解ZYNQ中的DMA與<b class='flag-5'>AXI4</b>總線

    深入AXI4總線握手機(jī)制

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入就深入。當(dāng)前我對(duì) AXI總線的理解尚談不上深入。但我希望通過系列文章,讓讀者能和我起深入探尋
    發(fā)表于 03-17 21:40 ?25次下載
    深入<b class='flag-5'>AXI4</b>總線<b class='flag-5'>一</b>握手機(jī)制

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4種高性能memory-mapped總線,AXI4-Lite是只簡單的、低通量的memory-mapped 總線,而 AXI4
    的頭像 發(fā)表于 07-04 09:40 ?8572次閱讀

    AXI3與AXI4寫響應(yīng)的依賴區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?1085次閱讀

    AXI4協(xié)議五個(gè)不同通道的握手機(jī)制

    AXI4 協(xié)議定義了五個(gè)不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號(hào)的相同握手機(jī)制
    的頭像 發(fā)表于 05-08 11:37 ?1217次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>五個(gè)不同通道的握手機(jī)制

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對(duì)協(xié)議框架進(jìn)行了說明,本文對(duì)AXI4接口的信號(hào)進(jìn)行說
    的頭像 發(fā)表于 05-24 15:05 ?1489次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>(二)

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)

    上文FPGA IP之AXI4協(xié)議1_信號(hào)說明把AXI協(xié)議5個(gè)通道的接口信息做了說明,本文對(duì)上文說的信號(hào)進(jìn)行詳細(xì)說明。
    的頭像 發(fā)表于 05-24 15:06 ?1120次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>(三)

    AXI4-Lite協(xié)議簡明學(xué)習(xí)筆記

    AXI4協(xié)議是ARM的AMBA總線協(xié)議重要部分,ARM介紹AXI4總線協(xié)議種性能高,帶寬高,
    發(fā)表于 06-19 11:17 ?3654次閱讀
    <b class='flag-5'>AXI4</b>-Lite<b class='flag-5'>協(xié)議</b>簡明<b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>

    Xilinx FPGA AXI4總線()介紹【AXI4】【AXI4-Lite】【AXI-Stream】

    FPGA 應(yīng)用角度看看 AMBA 總線中的 AXI4 總線。
    發(fā)表于 06-21 15:21 ?2269次閱讀
    Xilinx <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b>總線(<b class='flag-5'>一</b>)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個(gè)協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?2367次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>的基本介紹

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個(gè)符合 AXI4 標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 10-28 10:46 ?209次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>概述
    RM新时代网站-首页