日前，芯華章應(yīng)邀參與國際電子媒體ASPENCORE舉辦的《高性能計算的AI設(shè)計挑戰(zhàn)及解決方案》線上直播論壇，與車載智能芯片平臺供應(yīng)商芯礪智能一道，以汽車電子為例，圍繞系統(tǒng)級大規(guī)模芯片設(shè)計面臨的挑戰(zhàn)及驗證難題，進行深入交流和討論，吸引近500名集成電路相關(guān)從業(yè)者線上觀看。

伴隨降本、縮短研發(fā)周期的雙重驅(qū)動，在智能座艙架構(gòu)創(chuàng)新以及智能駕駛輔助算力的快速增長驅(qū)使下，市場迫切需要兼具大算力、高性價比、靈活可擴展的車載芯片平臺，為上層軟件提供強大的算力支撐和運行環(huán)境，助力汽車成為“車輪上的電腦”。

芯礪智能產(chǎn)品市場副總裁屠英浩：

“從傳統(tǒng)的E/E架構(gòu)到跨域融合，再到中央集成式域控制器，基于單SoC芯片的艙駕融合方案已成為當(dāng)前的重點研發(fā)方向。芯粒（Chiplet）技術(shù)的出現(xiàn)，為通過架構(gòu)創(chuàng)新實現(xiàn)算力跨越以及打造平臺化智能汽車芯片提供了技術(shù)通道。可以說，面對艙駕融合對芯片提出的大算力、靈活擴展的要求，Chiplet SoC是滿足未來智能汽車發(fā)展需求的最佳技術(shù)路徑。”

然而就像硬幣的兩面，伴隨著芯片設(shè)計規(guī)模越來越大，與系統(tǒng)應(yīng)用的結(jié)合越來越緊密，以及Chiplet等新型技術(shù)趨勢的涌現(xiàn)，另一面不可避免的則是芯片設(shè)計與驗證也越來越難。以7nm的GPU SoC為例，接近7成的投入是在數(shù)字前端設(shè)計，驗證已經(jīng)成為影響芯片設(shè)計周期長短的重要瓶頸。如何盡快盡早完成系統(tǒng)級驗證，需要EDA產(chǎn)業(yè)提出創(chuàng)新方案，讓設(shè)計和驗證都更加敏捷，滿足產(chǎn)品高質(zhì)量和縮短上市周期兩方面的要求。

以敏捷驗證為目標(biāo)，芯華章在芯片驗證領(lǐng)域不斷創(chuàng)新，針對自動駕駛系統(tǒng)、GPU、高性能CPU等復(fù)雜應(yīng)用場景，提出了一系列具有革新意義的驗證工具和方法，能提早做系統(tǒng)級驗證，進行高效率、高效益的迭代，特別是在大規(guī)模設(shè)計的系統(tǒng)級驗證、硬件驗證、架構(gòu)驗證等方面，都給產(chǎn)業(yè)帶來了不一樣的體驗。

以芯華章發(fā)布的前端驗證工具GalaxSim、HuaPro和FusionDebug為例，針對大規(guī)模系統(tǒng)級驗證場景，這三款驗證工具進行了創(chuàng)新設(shè)計，在基于經(jīng)典驗證方法學(xué)的基礎(chǔ)上，結(jié)合了新的算法與架構(gòu)，融入分布式的技術(shù)路徑，相較傳統(tǒng)的驗證工具，在性能、調(diào)試、驗證規(guī)模等多個方面都展現(xiàn)了更強的驗證效率與使用靈活性。

芯華章資深產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)楊曄：

“聚焦實現(xiàn)EDA敏捷驗證，芯華章打造出具備平臺化、智能化、云化底層構(gòu)架的解決方案，以統(tǒng)一的數(shù)據(jù)庫和調(diào)試分析為基礎(chǔ)，通過自動和智能的快速迭代、更早進行系統(tǒng)級驗證，打造從模塊到系統(tǒng)的統(tǒng)一測試場景，實現(xiàn)驗證與測試目標(biāo)的高速收斂，助力芯片及系統(tǒng)公司提高驗證效率，降低研發(fā)成本。”

作為芯片產(chǎn)品定義和創(chuàng)新的核心環(huán)節(jié)，隨著以系統(tǒng)級場景為代表的產(chǎn)業(yè)數(shù)字化需求迸發(fā)，EDA正從方法學(xué)、從底層架構(gòu)開始一場自我革新。未來，芯華章將繼續(xù)秉承產(chǎn)業(yè)發(fā)展需求，以市場驅(qū)動帶動技術(shù)創(chuàng)新，并以技術(shù)創(chuàng)新反哺產(chǎn)業(yè)發(fā)展，賦能數(shù)字化時代系統(tǒng)應(yīng)用，打造自主可信賴的電子系統(tǒng)創(chuàng)新基石。