RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

JESD204B鏈路中斷時的基本調試技巧

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-10 16:32 ? 次閱讀

本篇博文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調試技巧簡介。

其中提供了發(fā)生鏈路建鏈失敗情況下需要收集的信息以及可能的原因。

需要收集的有助于調試的常規(guī)信息包括:

所使用的核是哪個版本?

出現(xiàn)何種類型的建鏈失敗情況?

問題是出現(xiàn)在硬件中、仿真中還是同時出現(xiàn)在硬件和仿真中?

設計是否包含JESD RX、JESD TX和/或JESD PHY?

設計的模塊框圖是否可用?時鐘方案是怎樣的?

設計運行的數(shù)據(jù)速率是多少?

refclk 與核時鐘頻率是多少?

使用的子類 (Subclass) 是哪個?

有助于調試的文件包括:

XCI 文件

IP integrator 設計或 Tcl 文件,便于重新生成設計

仿真或硬件捕獲的錯誤

參數(shù)基本信息:
M = number of converters
N = resolution of the converter
例如,四通道 ADC,resolution 為 14:M = 4;N = 14
N' = number of nibbles (calculated by dividing N by 4)
L = number of lanes
F: Octets per Frame
K: Frames per Multiframe

鏈路初始化問題:

以下列出了鏈路初始化問題的 5 個可能原因:

GT 初始化未完成:PLL unlock(PLL 解鎖)或 GT reset done(GT 復位完成)未處于高位

鏈路上存在錯誤(disparity 錯誤、not in table 錯誤、意外的 K 值)

未捕獲 Sysref(請參閱以下時鐘設置部分)

未接收到 4 個連續(xù)的 K28.5 字符。

TX 上設置的鏈路參數(shù)與 RX 上的參數(shù)不匹配。

同步丟失:

核因下列原因而斷言 SYNC 有效:
完整(長)重新同步請求:

4 個連續(xù)位錯誤(disparity 錯誤或 not in table 錯誤)

4 個連續(xù)的意外 Kx.y 字符(rxcharisk 只能出現(xiàn)在幀末尾)

8 個連續(xù)的不匹配 (misalignment) 錯誤(多幀未對齊)

如果接收到單位錯誤或者意外的 Kx.y 字符,則會觸發(fā) Short SYNC 錯誤報告。通過在 Error Reporting RX 寄存器 0x034 處設置 SYNC 配置位,即可啟用此錯誤報告。

千兆位收發(fā)器

如果看到 8b10b 錯誤(disparity 錯誤或 not in table 錯誤),表示存在 GT 問題。

應執(zhí)行以下檢驗:
1) 確認 GT refclk 正常。
2) 檢查電源。
3) 檢查眼圖。

時鐘設置:

所選時鐘設置方案對于 JESD204 鏈路成功至關重要。JESD204 產(chǎn)品指南(PG066)包含建議使用的時鐘設置方案。

強烈建議您使用本部分中提供的下列時鐘設置方案之一。使用其它時鐘設置方案可能導致設計失敗。

如果鏈路建立時發(fā)生問題,請檢查 MMCM 或 GT (QPLL / CPLL) 的鎖定信號。

采用 Subclass 1 模式時,SYSREF 信號必須與核時鐘同步,并且應從外部器件驅動,此外部器件用于為 TX 和 RX 生成 SYSREF。

在某些情況下,核時鐘和參考時鐘使用相同的時鐘頻率或時鐘源可能更有利。但這有時可能不切實際。

因此,深刻理解對于參考時鐘與核時鐘所施加的限制以及系統(tǒng)級別的影響(例如,同步捕獲 Subclass 1 或 2 確定性時延的 SYSREF / SYNC)就顯得尤為重要。

請參閱(PG066)的“時鐘”部分以獲取更多詳細信息。

復位:

掌握 JESD204 核所使用的復位有助于您正確開發(fā)自己的系統(tǒng)。

“系統(tǒng)復位”是異步復位,它將復位整個系統(tǒng)(核邏輯和收發(fā)器):在發(fā)射核上,此復位即為 tx_reset,在接收器核上則為 rx_reset。
AXI4-Lite 接口和配置寄存器不受這些復位信號的影響。

s_axi_aresetn 是為 AXI4-Lite 接口提供的獨立復位信號,用于將配置寄存器復位為默認值。
只要對核參數(shù)進行了更改,就應將 AXI 核復位。

“軟件復位”是通過 AXI4-Lite 接口提供的寄存器,用于為軟件控制下的發(fā)射或接收邏輯數(shù)據(jù)路徑觸發(fā)數(shù)據(jù)路徑復位序列。
配置寄存器不受此操作影響。使用此復位并不會復位 PLL。

看門狗定時器復位”的工作方式與軟件復位相同。如果需要,可使用寄存器訪問來禁用看門狗定時器。
在正常系統(tǒng)操作下,賽靈思建議看門狗保持處于啟用狀態(tài)。如需了解更多信息,請參閱(PG066)的“看門狗時間復位”部分。

“AXI4-Stream 復位”:執(zhí)行系統(tǒng)復位或軟件復位時,rx_aresetn 或 tx_aresetn 輸出將斷言低電平有效,直至完成復位周期為止。

調試信號:

JESD204B RX 核包含調試狀態(tài)寄存器(寄存器地址 0x03C),可用于調試鏈路信號。該寄存器內由 4 個位組成的每個組都對應于設計中的一條通道:
對于每條通道:
位 0 - 通道正在接收 K28.5(BC 對齊字符)
該位表示此通道上從收發(fā)器到核的輸入為 0xBC 并且 charisk 已置位。
如果該位轉至高位,那么您可繼續(xù)查看“Code Group Sync”(代碼組同步)階段。
如果該位不轉至高位,那么最好確定未能達成 SYNC 同步的原因。
例如,如果置位后,核并未在所有通道上都接收到 0xBC,可能表示部分 GT 處于故障狀態(tài),且輸出無效。
下一步是檢查 GT 并確保復位結構正確。

位 1 - 通道達成代碼組同步 (CGS):
該位表示此通道已達成代碼組同步。

位 2 - 檢測到 ILA 開始:
該位表示已正確觀測到從 0xBC 到 ILA 的轉換。
看到該位置位表示此通道已開始 ILA 序列。
反之,則表示 ADC 行為不正常。請檢查鏈路另一端,確認其設置是否正確。

位 3 - 檢測到數(shù)據(jù)開始:

該位表示已正確觀測到從 ILA 到數(shù)據(jù)的轉換。
看到該位置位表示此通道已確認 ILA 序列結束,并且鏈路上用戶數(shù)據(jù)已開始。
反之,則表示 ADC 行為不正常。

請檢查鏈路兩端的成幀參數(shù),確認是否某一端設置錯誤。

以下是 GT 輸出。最好檢查這些輸出,確認是否接收到正確的 K28.5 或者是否接收到任何錯誤。

1675995796362917.png

1675995800421092.png

結論:

希望本文能在您遇到 JESD204B 鏈路中斷時,幫助引導您遵循調試步驟逐步完成操作。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    50

    文章

    4070

    瀏覽量

    133552
  • pll
    pll
    +關注

    關注

    6

    文章

    776

    瀏覽量

    135130
  • 時鐘
    +關注

    關注

    10

    文章

    1733

    瀏覽量

    131446
收藏 人收藏

    評論

    相關推薦

    構建JESD204B的步驟

    作者:Ken C在上篇博客《理解JESD204B協(xié)議》中,我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在的 TX 和 RX 之間構建有效數(shù)據(jù)
    發(fā)表于 09-13 09:55

    在Xilinx FPGA上快速實現(xiàn)JESD204B

    降低EMI。數(shù)據(jù)鏈路層處理的同步、建立與保持,并對加擾后的數(shù)據(jù)進行8B10B編碼或譯碼。物理層負責以比特速率發(fā)送和接收編碼后的字符。圖1. JESD204B標準的關鍵層級不同的
    發(fā)表于 10-16 06:02

    基于高速串行數(shù)字技術的JESD204B延時設計

    描述JESD204B 是數(shù)據(jù)轉換器數(shù)字接口的最新趨勢。這些利用高速串行數(shù)字技術提供很大的益處(包括增大的信道密度)。此參考設計解決了
    發(fā)表于 11-21 16:51

    JESD204B串行接口時鐘的優(yōu)勢

    多地數(shù)模轉換器接口是JESD204B subclass1。其最大傳輸速率可達12.5Gbps,支持多和多器件的同步以及固定時差的測量。下表是各版本之間的差異: 在JESD204
    發(fā)表于 06-19 05:00

    JESD204B串行數(shù)據(jù)接口問題

    MS-2503: 消除影響JESD204B傳輸?shù)囊蛩?/div>
    發(fā)表于 09-20 08:31

    jesd204b ip核支持的線速率

    因實際需求,本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù),ADC發(fā)送的數(shù)據(jù)速率是15gbps, 廠家說屬于204b標準。我看到je
    發(fā)表于 08-12 09:36

    JESD204B協(xié)議有什么特點?

    和 FPGA 至 DAC 問題的協(xié)議部分,這兩種本來就是相同的 TX 至 RX 系統(tǒng)。作為一名應用工程師,所需要的就是了解其中的細微差別,這樣才能充分利用
    發(fā)表于 04-06 06:53

    構建JESD204B的步驟

    在上篇博客《理解JESD204B協(xié)議》中,我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在的 TX 和 RX 之間構建有效數(shù)據(jù)
    發(fā)表于 11-21 07:18

    JESD204B協(xié)議介紹

    問題的協(xié)議部分,這兩種本來就是相同的 TX 至 RX 系統(tǒng)。作為一名應用工程師,我所需要的就是了解其中的細微差別,這樣才能充分利用 JESD204B 通過現(xiàn)有 LVDS 和 CM
    發(fā)表于 11-21 07:02

    如何構建JESD204B 有效

    在上篇博客《理解JESD204B協(xié)議》中,我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在的 TX 和 RX 之間構建有效數(shù)據(jù)
    發(fā)表于 04-08 04:38 ?2808次閱讀
    如何構建<b class='flag-5'>JESD204B</b> 有效<b class='flag-5'>鏈</b><b class='flag-5'>路</b>

    如何構建您的JESD204B

    如何構建您的JESD204B
    發(fā)表于 11-04 09:52 ?3次下載
    如何構建您的<b class='flag-5'>JESD204B</b> <b class='flag-5'>鏈</b><b class='flag-5'>路</b>

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b>協(xié)議

    JESD204B:適合您嗎?

    JESD204B:適合您嗎?
    發(fā)表于 11-07 08:07 ?0次下載
    <b class='flag-5'>JESD204B</b>:適合您嗎?

    ADC16DX370 JESD204B串行的均衡優(yōu)化

    電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行的均衡優(yōu)化.pdf》資料免費下載
    發(fā)表于 10-09 08:31 ?1次下載
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行<b class='flag-5'>鏈</b><b class='flag-5'>路</b>的均衡優(yōu)化

    JESD204B使用說明

    JESD204B IP核作為接收端時,單獨使用,作為發(fā)送端時,可以單獨使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通訊速率,抗干擾
    的頭像 發(fā)表于 12-18 11:31 ?172次閱讀
    <b class='flag-5'>JESD204B</b>使用說明
    RM新时代网站-首页