RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

先進(jìn)封裝實現(xiàn)不同技術(shù)和組件的異構(gòu)集成

jt_rfid5 ? 來源:逍遙設(shè)計自動化 ? 2023-12-14 10:27 ? 次閱讀

摘要

先進(jìn)的封裝技術(shù)可以將多個半導(dǎo)體芯片和組件集成到高性能的系統(tǒng)中。隨著摩爾定律的縮小趨勢面臨極限,先進(jìn)封裝為持續(xù)改善計算性能、節(jié)能和功能提供了一條途徑。但是,與亞洲相比,美國目前在先進(jìn)封裝技術(shù)方面落后。本文總結(jié)了美國在11月最新發(fā)表的國家先進(jìn)封裝制造計劃(NAPMP)的產(chǎn)業(yè)咨詢委員會(IAC)提出的建議,以增強美國在先進(jìn)封裝技術(shù)領(lǐng)域的領(lǐng)先地位。這些建議旨在建立試產(chǎn)線、升級電子設(shè)計自動化工具、創(chuàng)建數(shù)字孿生、制定大膽目標(biāo)、擴大大學(xué)項目,以及進(jìn)行差距分析。通過戰(zhàn)略投資和公私合作,美國能夠在這個關(guān)鍵技術(shù)領(lǐng)域重新取得領(lǐng)先。

簡介

半導(dǎo)體技術(shù)的發(fā)展動力源于摩爾定律,即芯片晶體管數(shù)量約每兩年翻一番的趨勢。這種持續(xù)縮小帶來了計算性能和功能的指數(shù)增長。然而,隨著傳統(tǒng)縮小趨勢面臨巨大挑戰(zhàn)和高昂成本,基本物理極限正在顯現(xiàn)。由于傳統(tǒng)縮小速度正在放緩,先進(jìn)的半導(dǎo)體封裝提供了能持續(xù)摩爾定律縮小潛在利好的途徑。封裝技術(shù)使多個半導(dǎo)體芯片和組件能夠集成為高度集成的系統(tǒng)級封裝(SiP)(圖1)。封裝互連實現(xiàn)了組件之間的高速、高密度通信。先進(jìn)封裝可以集成不同工藝和技術(shù)的芯片,形成異質(zhì)集成解決方案。

cc9b083a-99ad-11ee-8b88-92fbcf53809c.jpg

圖1. 先進(jìn)封裝的截面圖,顯示多個半導(dǎo)體芯片和組件集成成系統(tǒng)級封裝(SiP)。

美國半導(dǎo)體行業(yè)開啟了早期電子系統(tǒng)領(lǐng)域的諸多發(fā)展。但是,近幾十年來,半導(dǎo)體制造和封裝轉(zhuǎn)移到了亞洲。美國在全球半導(dǎo)體制造能力中的份額從1990年的37%下降到2021年的12%。在先進(jìn)封裝領(lǐng)域也出現(xiàn)類似趨勢,目前亞洲占據(jù)著主導(dǎo)地位。

2022年的芯片法案旨在通過對研發(fā)和制造的投資來重振美國在半導(dǎo)體領(lǐng)域的領(lǐng)先地位。國家先進(jìn)封裝制造計劃(NAPMP)的任務(wù)是強化美國先進(jìn)的封裝技術(shù)能力。本文總結(jié)了NAPMP的產(chǎn)業(yè)咨詢委員會(IAC)根據(jù)他們的深入研究提出的建議。這些建議為提升美國的先進(jìn)封裝技術(shù),重建全球領(lǐng)先地位提供了策略。

試制生產(chǎn)能力

美國先進(jìn)封裝技術(shù)創(chuàng)新的基本障礙是國內(nèi)最先進(jìn)的試制生產(chǎn)線不足。幾乎所有晶圓級和面板級封裝制造商都在亞洲。IAC通過公私合作和制造激勵措施,建議在美國建立晶圓級和面板級封裝的試制線(建議2和3)。試制線應(yīng)與研發(fā)中心共同設(shè)置,以加速從創(chuàng)新到產(chǎn)品的轉(zhuǎn)化。此外,美國目前在先進(jìn)封裝基板方面的能力非常有限。IAC建議至少激勵一家領(lǐng)先的基板制造商在美國建立試制線和研發(fā)中心(建議3),先進(jìn)基板如玻璃互連器對尖端封裝至關(guān)重要。這些試制生產(chǎn)能力將為美國的先進(jìn)封裝研發(fā)、原型制作和人才培養(yǎng)奠定必要的基礎(chǔ)。此外,根據(jù)功能驗證,試制線可以成為構(gòu)建商業(yè)規(guī)模制造的核心。

研發(fā)項目

IAC報告建議實施研發(fā)項目,來確定了關(guān)鍵的技術(shù)差距并解決這一問題。一個領(lǐng)域是開發(fā)關(guān)鍵工藝,如晶圓凸點間距低于5μm和混合晶圓對晶圓鍵合(建議4)。這種細(xì)間距互連對異構(gòu)集成至關(guān)重要。另一個提議是大大改進(jìn)電子設(shè)計自動化(EDA)工具,用于復(fù)雜2.5D和3D封裝的協(xié)同設(shè)計和多物理建模(建議5)。此外,報告還鼓勵開發(fā)數(shù)字孿生,深度集成建模、仿真與實際工藝和制造(建議6)。數(shù)字孿生將加速學(xué)習(xí)和優(yōu)化。

大膽目標(biāo)

IAC建議為NAPMP制定一個大膽的目標(biāo)(建議7),提出的兩個定量的重大目標(biāo)是:

先進(jìn)封裝能力的生產(chǎn)力提高10倍

環(huán)境足跡和能耗減少10倍

這些大膽目標(biāo)將推動研發(fā)和基礎(chǔ)設(shè)施投資,顯著提高自動化,降低成本并減少環(huán)境影響。實現(xiàn)這些目標(biāo)將使美國的先進(jìn)封裝設(shè)備比亞洲的設(shè)備更具競爭力。

大學(xué)項目

引領(lǐng)先進(jìn)技術(shù)的關(guān)鍵驅(qū)動力是健全的大學(xué)研究和教育體系。不幸的是,目前僅有約5所美國大學(xué)有重要的先進(jìn)封裝項目。IAC建議將具有重要封裝項目的大學(xué)數(shù)量增加一倍,并擴大現(xiàn)有項目的師資力量和能力(建議8)。這種大學(xué)研究和教學(xué)的擴充將為美國先進(jìn)封裝人才培養(yǎng)注入關(guān)鍵力量。

新興技術(shù)

先進(jìn)封裝實現(xiàn)了不同技術(shù)和組件的異構(gòu)集成。IAC認(rèn)為,硅光子技術(shù)是作為一項新興技術(shù),大量投資可以助力美國的領(lǐng)先地位(建議9)。硅光子技術(shù)有望徹底改變計算、通信、傳感和制造。但是,仍需創(chuàng)新解決方案以實現(xiàn)低成本的光子集成和封裝。NAPMP在這些領(lǐng)域的戰(zhàn)略投資可以催生美國硅光子技術(shù)的領(lǐng)先。

生態(tài)系統(tǒng)分析

最后,IAC建議對美國先進(jìn)封裝生態(tài)系統(tǒng)進(jìn)行詳細(xì)的調(diào)查和差距分析(建議10)。該研究需要對設(shè)備、材料、基板、組裝、測試等世界最高水平的國內(nèi)能力和標(biāo)桿管理進(jìn)行評價。這一分析有助于對需求最多的領(lǐng)域進(jìn)行戰(zhàn)略性投資。

結(jié)論

隨著傳統(tǒng)縮小趨勢放緩,先進(jìn)的半導(dǎo)體封裝技術(shù)將發(fā)揮越來越重要的作用。IAC的提案為通過對試制生產(chǎn)、研發(fā)、基礎(chǔ)設(shè)施和人力資源開發(fā)的戰(zhàn)略投資,來重建美國在先進(jìn)封裝領(lǐng)域的領(lǐng)先地位提供了策略。如果執(zhí)行得當(dāng),美國可以重新建立先進(jìn)封裝技術(shù)創(chuàng)新強國的地位。美國半導(dǎo)體制造業(yè)的未來競爭力很大程度上取決于封裝技術(shù)的合理發(fā)展。

來源:逍遙設(shè)計自動化

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27286

    瀏覽量

    218067
  • 異質(zhì)集成
    +關(guān)注

    關(guān)注

    1

    文章

    6

    瀏覽量

    698
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    2

    文章

    400

    瀏覽量

    241

原文標(biāo)題:【光電集成】最新發(fā)表 | 美國國家先進(jìn)封裝制造計劃(NAPMP)推進(jìn)異質(zhì)集成技術(shù)的領(lǐng)先地位

文章出處:【微信號:今日光電,微信公眾號:今日光電】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    先進(jìn)封裝中的TSV/硅通孔技術(shù)介紹

    注入導(dǎo)電物質(zhì),將相同類別芯片或不同類別的芯片進(jìn)行互連,達(dá)到芯片級集成先進(jìn)封裝技術(shù)。 TSV技術(shù)中的這個通道中主要是通過銅等導(dǎo)電物質(zhì)的填充完
    的頭像 發(fā)表于 12-17 14:17 ?201次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>中的TSV/硅通孔<b class='flag-5'>技術(shù)</b>介紹

    人工智能應(yīng)用中的異構(gòu)集成技術(shù)

    型的芯片(chiplet)組合到統(tǒng)一封裝中,提供更好的性能、更低的互連延遲和更高的能源效率,這些對于數(shù)據(jù)密集型人工智能工作負(fù)載都非常重要[1]。 現(xiàn)有異構(gòu)集成技術(shù) 圖1展示了
    的頭像 發(fā)表于 12-10 10:21 ?229次閱讀
    人工智能應(yīng)用中的<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>技術(shù)</b>

    先進(jìn)封裝技術(shù)-7扇出型板級封裝(FOPLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-06 11:43 ?528次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-7扇出型板級<b class='flag-5'>封裝</b>(FOPLP)

    先進(jìn)封裝技術(shù)- 6扇出型晶圓級封裝(FOWLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-06 11:37 ?414次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>- 6扇出型晶圓級<b class='flag-5'>封裝</b>(FOWLP)

    人工智能半導(dǎo)體及先進(jìn)封裝技術(shù)發(fā)展趨勢

    所必需的效率、散熱和信號完整性要求。先進(jìn)的半導(dǎo)體封裝技術(shù)旨在通過提高功率效率、帶寬和小型化來應(yīng)對這些挑戰(zhàn)。 以下是該領(lǐng)域主要趨勢和技術(shù)的細(xì)分: 異構(gòu)
    的頭像 發(fā)表于 11-24 09:54 ?480次閱讀
    人工智能半導(dǎo)體及<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>發(fā)展趨勢

    先進(jìn)封裝技術(shù)趨勢

    半導(dǎo)體封裝已從傳統(tǒng)的 1D PCB 設(shè)計發(fā)展到晶圓級的尖端 3D 混合鍵合。這一進(jìn)步允許互連間距在個位數(shù)微米范圍內(nèi),帶寬高達(dá) 1000 GB/s,同時保持高能效。先進(jìn)半導(dǎo)體封裝技術(shù)的核
    的頭像 發(fā)表于 11-05 11:22 ?274次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>的<b class='flag-5'>技術(shù)</b>趨勢

    異構(gòu)集成封裝類型詳解

    隨著摩爾定律的放緩,半導(dǎo)體行業(yè)越來越多地采用芯片設(shè)計和異構(gòu)集成封裝來繼續(xù)推動性能的提高。這種方法是將大型硅芯片分割成多個較小的芯片,分別進(jìn)行設(shè)計、制造和優(yōu)化,然后再集成到單個
    的頭像 發(fā)表于 11-05 11:00 ?419次閱讀
    <b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>封裝</b>類型詳解

    四家公司為英特爾EMIB先進(jìn)封裝技術(shù)提供參考流程

    在摩爾定律的旅程中,先進(jìn)封裝技術(shù)正發(fā)揮著越來越重要的作用,通過堆疊技術(shù)的創(chuàng)新,可以在單個設(shè)備中集成更多的晶體管。目前的大多數(shù)芯片都采用了
    的頭像 發(fā)表于 08-16 15:20 ?608次閱讀

    先進(jìn)封裝技術(shù)綜述

    電路的電、熱、光和機械性能,決定著電子產(chǎn)品的大小、重量、應(yīng)用方便性、壽命、性能和成本。針對集成電路領(lǐng)域先進(jìn)封裝技術(shù)的現(xiàn)狀以及未來的發(fā)展趨勢進(jìn)行了概述,重點針對現(xiàn)有的
    的頭像 發(fā)表于 06-23 17:00 ?1609次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>綜述

    日月光應(yīng)邀出席SEMICON China異構(gòu)集成(先進(jìn)封裝)國際會議

    為期一周的SEMICON China 活動于上周六在上海落下帷幕,整周活動開展得如火如荼, 特別是上周二(3月19日)舉辦的異構(gòu)集成(先進(jìn)封裝)國際會議(HIIC)上,眾多業(yè)內(nèi)專家云集
    的頭像 發(fā)表于 03-27 14:46 ?404次閱讀

    Cadence與Intel代工廠合作通過EMIB封裝技術(shù)實現(xiàn)異構(gòu)集成

    Cadence 與 Intel 代工廠合作開發(fā)并驗證了一項集成先進(jìn)封裝流程。該流程能利用嵌入式多晶?;ミB橋接(EMIB)技術(shù)來應(yīng)對異構(gòu)
    的頭像 發(fā)表于 03-11 11:48 ?811次閱讀

    人工智能芯片先進(jìn)封裝技術(shù)

    )和集成電路的飛速發(fā)展,人工智能芯片逐漸成為全球科技競爭的焦點。在后摩爾時代,AI 芯片的算力提升和功耗降低越來越依靠具有硅通孔、微凸點、異構(gòu)集成、Chiplet等技術(shù)特點的
    的頭像 發(fā)表于 03-04 18:19 ?1649次閱讀
    人工智能芯片<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    一文解析異構(gòu)集成技術(shù)中的封裝天線

    為適應(yīng)異構(gòu)集成技術(shù)的應(yīng)用背景,封裝天線的實現(xiàn)技術(shù)也應(yīng)有所變化,利用
    發(fā)表于 02-29 11:11 ?1414次閱讀
    一文解析<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>技術(shù)</b>中的<b class='flag-5'>封裝</b>天線

    Sip技術(shù)是什么?Sip封裝技術(shù)優(yōu)缺點

    SiP(System in Package)技術(shù)是一種先進(jìn)封裝技術(shù),SiP技術(shù)允許將多個集成
    發(fā)表于 02-19 15:22 ?3499次閱讀
    Sip<b class='flag-5'>技術(shù)</b>是什么?Sip<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>優(yōu)缺點

    華芯邦科技開創(chuàng)異構(gòu)集成新紀(jì)元,Chiplet異構(gòu)集成技術(shù)衍生HIM異構(gòu)集成模塊賦能孔科微電子新賽道

    華芯邦科技將chiplet技術(shù)應(yīng)用于HIM異構(gòu)集成模塊中伴隨著集成電路和微電子技術(shù)不斷升級,行業(yè)也進(jìn)入了新的發(fā)展周期。HIM
    的頭像 發(fā)表于 01-18 15:20 ?591次閱讀
    RM新时代网站-首页