RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

歐洲芯片行業(yè)應(yīng)強(qiáng)化研究與關(guān)鍵設(shè)備制造,避免過度追求尖端芯片制造

微云疏影 ? 來源:綜合整理 ? 作者:綜合整理 ? 2024-05-22 09:12 ? 次閱讀

5月17日,imec首席執(zhí)行官Luc van den Hove在比利時(shí)ITF World conference發(fā)表觀點(diǎn)稱,歐洲芯片業(yè)應(yīng)著重強(qiáng)化研發(fā)實(shí)力與核心設(shè)備產(chǎn)銷能力,而非追求成為頂級晶圓制造商。Van den Hove認(rèn)為,沒有歐洲技術(shù),尖端芯片制造難以實(shí)現(xiàn)。

他進(jìn)一步指出,全球最大設(shè)備制造商ASML的成功離不開德國光學(xué)及imec的研究貢獻(xiàn)。此外,歐洲還擁有諸如ASM International等小型卻重要的設(shè)備企業(yè)。

周二早間,imec宣布投資25億歐元(約合27.2億美元)打造一條實(shí)驗(yàn)生產(chǎn)線,致力于開發(fā)超越2納米的先進(jìn)制程芯片。然而,Van den Hove并不建議歐洲芯片企業(yè)或初創(chuàng)公司在政府扶持下自建2納米甚至更高級別的商業(yè)化工廠。他認(rèn)為,歐洲應(yīng)持續(xù)吸引全球三大邏輯芯片制造商——臺(tái)積電、英特爾三星,共同建設(shè)這類工廠。當(dāng)前僅有英特爾計(jì)劃在歐洲設(shè)立一家生產(chǎn)2納米以上芯片的大型工廠。

雖然臺(tái)積電計(jì)劃在德累斯頓興建一座小于22納米的工廠,但該項(xiàng)目屬于“傳統(tǒng)節(jié)點(diǎn)”技術(shù)范疇。對此,Van den Hove強(qiáng)調(diào),歐洲同樣需要這些“傳統(tǒng)節(jié)點(diǎn)”。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 英特爾
    +關(guān)注

    關(guān)注

    61

    文章

    9944

    瀏覽量

    171682
  • 芯片制造
    +關(guān)注

    關(guān)注

    10

    文章

    620

    瀏覽量

    28802
  • ASML
    +關(guān)注

    關(guān)注

    7

    文章

    718

    瀏覽量

    41225
收藏 人收藏

    評論

    相關(guān)推薦

    名單公布!【書籍評測活動(dòng)NO.50】親歷芯片產(chǎn)線,輕松圖解芯片制造,揭秘芯片工廠的秘密

    半導(dǎo)體部門總經(jīng)理和總工程師。著有多本暢銷科普圖書。 本書秉承了日式科普書風(fēng)格,通過大量原理圖片和實(shí)物圖片,以圖解形式、輕松有趣講解了芯片制造工廠的基礎(chǔ)設(shè)施、制造工藝、原理、設(shè)備、材料、
    發(fā)表于 11-04 15:38

    如何有效避免PCB腐蝕過度

    PCB(印刷電路板)的腐蝕過度是一個(gè)嚴(yán)重的問題,可能導(dǎo)致電路板短路、電流容量降低、電阻增加,甚至影響設(shè)備的整體性能和壽命。為了避免這種情況,需要從多個(gè)方面入手,包括設(shè)計(jì)、材料選擇、制造
    的頭像 發(fā)表于 10-09 18:02 ?631次閱讀

    簡述芯片制造過程

    共讀好書 芯片制造 芯片的生產(chǎn)從用戶需求開始,經(jīng)過設(shè)計(jì)、制造、封裝、成品測試到最后出廠。其中技術(shù)難度最高的是設(shè)計(jì)和制造。設(shè)計(jì)需要大量的計(jì)算機(jī)
    的頭像 發(fā)表于 07-04 17:22 ?734次閱讀
    簡述<b class='flag-5'>芯片</b><b class='flag-5'>制造</b>過程

    Wolfspeed推遲德國工廠建設(shè),歐洲芯片制造計(jì)劃遇挫

    近日,國際半導(dǎo)體行業(yè)迎來了一則令人矚目的消息。據(jù)路透社6月21日報(bào)道,美國半導(dǎo)體制造商Wolfspeed宣布,將推遲其在德國原計(jì)劃建設(shè)的價(jià)值30億美元的工廠項(xiàng)目。這一決定不僅影響了Wolfspeed自身的戰(zhàn)略布局,也給歐盟的芯片
    的頭像 發(fā)表于 06-21 16:59 ?718次閱讀

    AI芯片制造新趨勢:先進(jìn)封裝崛起

    隨著人工智能(AI)技術(shù)的迅猛發(fā)展,對高性能芯片的需求日益迫切。然而,制造這些滿足AI需求的芯片不僅需要更先進(jìn)的技術(shù),還伴隨著高昂的成本。在追求更高性能與更低成本的雙重壓力下,半導(dǎo)體
    的頭像 發(fā)表于 06-18 16:44 ?693次閱讀

    封裝、光子引擎等,尖端芯片制造也需要非接觸精密除塵

    在封裝、光子引擎等尖端芯片制造過程中,非接觸精密除塵技術(shù)扮演著至關(guān)重要的角色。 在芯片制造過程中,尤其是在封裝階段,微小的塵埃、顆?;蛭廴疚?/div>
    的頭像 發(fā)表于 05-14 10:58 ?385次閱讀

    英特爾與美防部聯(lián)手研發(fā)全球最尖端芯片制造技術(shù)

    據(jù)IT之家觀察,此次合作將首次讓美方掌握頂尖芯片制造技術(shù)。在此過程中,雙方將攜手打造采用英特爾未來18A制造工藝的芯片樣本,18A制造工藝主
    的頭像 發(fā)表于 04-23 10:37 ?1250次閱讀

    美方擬制裁中國先進(jìn)芯片制造工廠

    據(jù)報(bào)道,三位知情人士透露,美國正計(jì)劃出臺(tái)針對不接受關(guān)鍵設(shè)備的中國先進(jìn)芯片制造商名單,旨在方便美國企業(yè)切斷相關(guān)技術(shù)流向中國。這一舉措有望在未來數(shù)月正式公開。
    的頭像 發(fā)表于 03-29 16:40 ?804次閱讀

    CPCI設(shè)計(jì)與制造:提高可制造性的關(guān)鍵要素

    的制程工序及成本,盡量使零件置于PCB的主焊接面,相同或相似的元件應(yīng)置于同一列或一排并且極性應(yīng)指向同一方向。 2、在PCB上按尺寸及數(shù)量均勻的分配元件以避免PCBA在回流過程及波峰焊接過程中變形。連接器
    發(fā)表于 03-26 18:34

    集成芯片運(yùn)用什么技術(shù)制造

    集成芯片制造運(yùn)用了多種技術(shù),這些技術(shù)相互關(guān)聯(lián)、相互支持,共同構(gòu)成了集成芯片制造的完整過程。
    的頭像 發(fā)表于 03-21 15:48 ?594次閱讀

    制造半導(dǎo)體芯片的十個(gè)關(guān)鍵步驟

    半導(dǎo)體制造廠,也稱為晶圓廠,是集成了高度復(fù)雜工藝流程與尖端技術(shù)之地。這些工藝步驟環(huán)環(huán)相扣,每一步都對最終產(chǎn)品的性能與可靠性起著關(guān)鍵作用。本文以互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制程為例,對芯片
    的頭像 發(fā)表于 02-19 13:26 ?1997次閱讀
    <b class='flag-5'>制造</b>半導(dǎo)體<b class='flag-5'>芯片</b>的十個(gè)<b class='flag-5'>關(guān)鍵</b>步驟

    光刻機(jī)結(jié)構(gòu)及IC制造工藝工作原理

    光刻機(jī)是微電子制造關(guān)鍵設(shè)備,廣泛應(yīng)用于集成電路、平面顯示器、LED、MEMS等領(lǐng)域。在集成電路制造中,光刻機(jī)被用于制造芯片上的電路圖案。
    發(fā)表于 01-29 09:37 ?3115次閱讀
    光刻機(jī)結(jié)構(gòu)及IC<b class='flag-5'>制造</b>工藝工作原理

    高頻基頻(HFF)晶體芯片制造工藝

    制造工藝晶體芯片
    Piezoman壓電俠
    發(fā)布于 :2024年01月02日 17:28:57

    制造性案例│DDR內(nèi)存芯片的PCB設(shè)計(jì)

    、DDR差分時(shí)鐘信號都必須在關(guān)鍵平面上走線,盡量避免層到層的轉(zhuǎn)換。 3、信號線的單線阻抗應(yīng)控制在50~60Ω。 4、差分阻抗控制在100~120Ω。 5、時(shí)鐘信號到其他信號應(yīng)保持在20
    發(fā)表于 12-25 14:02

    制造性案例│DDR內(nèi)存芯片的PCB設(shè)計(jì)!

    、DDR差分時(shí)鐘信號都必須在關(guān)鍵平面上走線,盡量避免層到層的轉(zhuǎn)換。 3、信號線的單線阻抗應(yīng)控制在50~60Ω。 4、差分阻抗控制在100~120Ω。 5、時(shí)鐘信號到其他信號應(yīng)保持在20
    發(fā)表于 12-25 13:58
    RM新时代网站-首页