IP綜合時的幾個選項(xiàng)是什么含義?
我們在生成IP的時候,vivado會出現(xiàn)如上圖的界面。這個界面中有三個綜合選項(xiàng),這三個選項(xiàng)分別是什么意思呢?我們來查看一下對應(yīng)的中文文檔ug896。另外,網(wǎng)絡(luò)上現(xiàn)有的文檔版本似乎并沒有看到Out of context per Block Design的解釋?但是從outofcontextper IP的解釋應(yīng)該可以推斷出來。推測功能應(yīng)該和第二個是差不多的,主要就是它是針對block design,而不是IP。
但是很多機(jī)構(gòu)教程中在Generate the Output Products中這一步基本上都選擇了Global,何解?歡迎留言告知。
對應(yīng)英文:
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
原文標(biāo)題:零碎知識 | IP綜合時的幾個選項(xiàng)是什么含義?
文章出處:【微信號:fpga加油站,微信公眾號:fpga加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
界面如圖所示。 XST配置頁面分為綜合選項(xiàng)(Synthesis Options)、HDL語言選項(xiàng)(HDL Options)以及Xilinx特殊選項(xiàng)(XilinxSpecific Opt
發(fā)表于 02-24 10:44
當(dāng)我調(diào)用triple speed ethernet或10G-BaseR時,例化一個口時可以,我想同時用一個IP例化多個端口,這時軟件生成的IP和自己命的名字就有問題,例如例化中出現(xiàn)rx_data_1
發(fā)表于 11-04 14:23
我在論壇下了8051IP核源代碼,他是每個模塊的代碼。怎么把它綜合到一個文件。弄成下圖的樣子
發(fā)表于 04-24 15:15
綜合是將我們的設(shè)計(jì)轉(zhuǎn)化為FPGA可以讀懂的配置文件的第一個步驟。本文努力從0基礎(chǔ)開始向大家說明綜合的基本知識和高級技巧。話說所有的功能都有它應(yīng)用的環(huán)境。在了解某個按鈕選項(xiàng)有某個功能的時候,我們更應(yīng)該
發(fā)表于 08-08 10:31
大家好,我是FPGA的新學(xué)習(xí)者。 昨天我下載了ISE 10.1基礎(chǔ)并從xilinx網(wǎng)站獲得了一個新的注冊ID,在linux下安裝ISE軟件之后,在向項(xiàng)目添加新源時存在IP選項(xiàng)的問題。 非常感謝任何
發(fā)表于 11-21 14:33
,因此通過MHC,我啟用了TCP/IP命令和Telnet服務(wù)器選項(xiàng)。只有LED閃爍。同樣,使用MHC,我禁用了上述兩個選項(xiàng),我生成了新代碼,我順利地編譯了項(xiàng)目,并將演示下載到板上,一切恢復(fù)正常操作。關(guān)于這個問題,有什么想法或建議
發(fā)表于 09-11 09:18
TCP-IP詳解卷2 IP選項(xiàng)處理,學(xué)習(xí)TCP很好的資料。歡迎下載。
發(fā)表于 05-09 14:33
?0次下載
學(xué)習(xí)TCP很好的資料,電子書:TCP-IP詳解卷2 。
發(fā)表于 05-09 14:33
?0次下載
在設(shè)置無線路由器上網(wǎng)時,上方方式有pppoe撥號(寬帶撥號、ADSL撥號)、動態(tài)IP(DHCP、自動獲取IP)、靜態(tài)IP(固定IP)這個選項(xiàng)
發(fā)表于 12-27 11:31
?6.4w次閱讀
觀看視頻,學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過一個設(shè)計(jì)實(shí)例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟;用第三方綜合工具I
發(fā)表于 11-21 06:34
?5102次閱讀
-flatten_hierarchy full: 綜合時將原始設(shè)計(jì)打平,只保留頂層層次,執(zhí)行邊界優(yōu)化 none: 綜合時完全保留原始設(shè)計(jì)層次,不執(zhí)行邊界優(yōu)化 rebuilt: 綜合時將原始設(shè)計(jì)打平
發(fā)表于 11-25 10:28
?9109次閱讀
在FPGA設(shè)計(jì)里,設(shè)計(jì)仿真完成RTL代碼設(shè)計(jì)后便是交給設(shè)計(jì)套件進(jìn)行綜合及布局布線。在綜合過程里,Vivado里提供的參數(shù)選項(xiàng)有點(diǎn)兒多,今天閑暇抽空梳理下。
發(fā)表于 07-03 10:38
?3673次閱讀
如果你正在使用Vivado開發(fā)套件進(jìn)行設(shè)計(jì),你會發(fā)現(xiàn)綜合設(shè)置中提供了許多綜合選項(xiàng)。這些選項(xiàng)對綜合結(jié)果有著潛在的影響,而且能夠提升設(shè)計(jì)效率。為
發(fā)表于 05-16 16:45
?3567次閱讀
在給Vivado中的一些IP核進(jìn)行配置的時候,發(fā)現(xiàn)有Shared Logic這一項(xiàng),這里以Tri Mode Ethernet MAC IP核為例,如圖1所示。
發(fā)表于 09-06 17:05
?1601次閱讀
IP綜合時的幾個選項(xiàng)是什么含義? 我們在生成IP的時候,vivado會出現(xiàn)如上圖的界面。這個界面中有三個綜合
發(fā)表于 11-14 11:48
?189次閱讀
評論