RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)資訊 I 如何使用 Allegro X PCB Editor 優(yōu)化RF布線和阻抗

深圳(耀創(chuàng))電子科技有限公司 ? 2024-11-09 01:04 ? 次閱讀

射頻印刷電路板(RF PCBs)中實(shí)現(xiàn)最佳功率傳輸,關(guān)鍵在于精心布線以滿足特定阻抗要求的走線。阻抗匹配至關(guān)重要,它確保走線具有相同的阻抗,以防止信號反射和功率傳輸效率低下。控制阻抗的關(guān)鍵在于微調(diào)走線寬度、走線厚度以及在z軸上將走線與參考平面分隔開的介質(zhì)高度。信號層下方的連續(xù)參考平面對于保持最佳阻抗也至關(guān)重要。在同一層上保持適當(dāng)?shù)淖呔€到地間隙(對于共面波導(dǎo))對于一致的阻抗控制同樣重要。

91f6a7f2-9df3-11ef-8084-92fbcf53809c.png

共面波導(dǎo)(俯視圖)

92074f12-9df3-11ef-8084-92fbcf53809c.png

共面波導(dǎo)(橫截面圖)本文提供了實(shí)現(xiàn)最佳射頻(RF)布線和阻抗的解決方案。向大家介紹如何保護(hù)射頻電路免受同一印刷電路板(PCB)的其他部分或相鄰 PCB 產(chǎn)生的電磁干擾(EMI)。還解釋了如何在信號彎曲的地方將射頻走線轉(zhuǎn)換為鋪銅,以便更順暢地進(jìn)行編輯。這些解決方案將在使用 Allegro X PCB Editor進(jìn)行射頻 PCB 布局布線時為您提供幫助。

1

使用Via Arrays保護(hù)射頻電路以防止

電磁干擾

在射頻走線的兩側(cè)添加屏蔽可以保護(hù)電路免受電磁干擾。Via Arrays可以充當(dāng)屏蔽,保護(hù)射頻信號免受相鄰電路產(chǎn)生的電磁干擾。Via Arrays是一系列以特定模式圍繞射頻信號放置的過孔,形成一個屏障并防止電磁干擾。要在 Allegro X PCB Editor中將Via Arrays添加到設(shè)計中,可執(zhí)行以下操作:1、選擇Place–Via Array.

92407c92-9df3-11ef-8084-92fbcf53809c.png

2、 點(diǎn)擊theOptions面板.3、按下圖所示,在Options面板的Array Parameters Type列表中選中Both sides:

92506ea4-9df3-11ef-8084-92fbcf53809c.png

4、在設(shè)計面板中選擇RF走線,一個Via Arrays沿著RF走線的兩側(cè)顯示出來。5、在Array Parameter中調(diào)整過孔間距設(shè)置,可以在走線周圍獲得最佳的Via Arrays。6、在設(shè)計面板中的任意位置點(diǎn)擊,即將Via Arrays放置在走線的兩側(cè)。

2

向射頻平面添加接地過孔

在為所有射頻信號添加過孔陣列后,在PCB的射頻電路部分附近,使用接地過孔接地的大的鋪銅填充,可保持 PCB 的較低阻抗并改善對地參考??梢允褂胿ia array命令來添加接地過孔。以下圖像展示了 PCB 布局的射頻部分,射頻信號兩側(cè)由過孔保護(hù),接地平面用接地過孔縫合。這個可視化圖像可以幫助大家理解過孔應(yīng)如何放置,以便它們在射頻信號周圍創(chuàng)建一個屏障。

92817ba2-9df3-11ef-8084-92fbcf53809c.png

3

將射頻走線轉(zhuǎn)換為鋪銅

通常,射頻走線在縮頸點(diǎn)需要逐漸變細(xì),避免其寬度的突然變化,以確保射頻信號的平滑過渡。然而,當(dāng)設(shè)計師將射頻信號布線為弧形走線時,在走線進(jìn)出元件時需要減小走線寬度的地方,無法進(jìn)行逐漸變細(xì)操作。以下圖像顯示了一條在頸部區(qū)域出現(xiàn)阻抗變化的走線:

92b86f5e-9df3-11ef-8084-92fbcf53809c.png

Shape為編輯提供了極大的靈活性。在布線的最后階段將射頻信號走線轉(zhuǎn)換為Shape可改善阻抗控制。在 Allegro X PCB Editor中將射頻走線轉(zhuǎn)換為Shape以增強(qiáng)設(shè)計靈活性,可執(zhí)行以下操作:1、選擇Tools–Convert–Cline/Line to Shape

92cc16bc-9df3-11ef-8084-92fbcf53809c.png

2、修改Options面板中設(shè)置。可以保留現(xiàn)有走線、保留網(wǎng)絡(luò),或?qū)hape更改為動態(tài)。3、要確定應(yīng)轉(zhuǎn)換為shape的走線,請指定包含它們的區(qū)域或根據(jù)寬度應(yīng)用過濾器。

92ddcb00-9df3-11ef-8084-92fbcf53809c.png

4、選擇“End cap style”選項,為走線的起始和結(jié)束邊緣選擇一個形狀(正方形、圓形、八邊形或齊平),如下圖所示:

93047e30-9df3-11ef-8084-92fbcf53809c.png

931a0de0-9df3-11ef-8084-92fbcf53809c.png

轉(zhuǎn)換為Shape后的射頻信號如下圖所示:

932b111c-9df3-11ef-8084-92fbcf53809c.png

4

對射頻信號應(yīng)用Mask Shapes:

在確定射頻形狀后,下一步是對射頻信號應(yīng)用Mask Shapes 。這涉及將射頻形狀從信號層復(fù)制到Mask層??梢赃@樣做,在射頻信號層上方創(chuàng)建一個開放的掩模。這一步至關(guān)重要,因為它有助于維持射頻電路的特性阻抗。忽略這一步可能會改變射頻電路的特性阻抗,影響電路的性能。對射頻信號應(yīng)用Mask Shapes 以滿足微帶線或共面波導(dǎo)的要求是很重要的。

5

結(jié)論

本文為大家提供了應(yīng)對射頻 PCB 設(shè)計復(fù)雜性的知識和技術(shù)。通過學(xué)習(xí)所提供的解決方案,可以確保您的射頻 PCB 設(shè)計實(shí)現(xiàn)最佳的功率傳輸,并為 PCB 的整體可靠性和效率做出貢獻(xiàn)。實(shí)現(xiàn)過孔陣列并將射頻走線轉(zhuǎn)換為shape可增強(qiáng)信號完整性并保護(hù)射頻電路免受電磁干擾。

文章來源:Cadence

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23080

    瀏覽量

    397481
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4951

    瀏覽量

    97687
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    957

    瀏覽量

    45912
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    771

    瀏覽量

    84322
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    655

    瀏覽量

    145130
收藏 人收藏

    評論

    相關(guān)推薦

    Allegro_PCB_Editor電路板設(shè)計教程

    Allegro_PCB_Editor電路板設(shè)計教程
    發(fā)表于 08-13 22:44

    Allegro PCB Editor Win8.1 64位失去響應(yīng)問題

    Allegro PCB Editor Win8.1 64位失去響應(yīng)問題,大家有遇到過的嗎?OrCAD可以正常使用。怎么解決,求高手指點(diǎn)。
    發(fā)表于 05-19 18:03

    Allegro PCB Editor 16.2菜單中英文對照資料分享

    Allegro PCB Editor 16.2菜單中英文對照
    發(fā)表于 05-20 09:10

    Cadence Allegro與OrCAD PCB軟件全新功能與特性

    剛?cè)?b class='flag-5'>布線,擴(kuò)展的高密度互連(HDI)規(guī)則、PCB的三維(3D)顯示與RF電路的非對稱避讓。拓展的微孔疊層規(guī)則允許用戶創(chuàng)建極為復(fù)雜的HDI設(shè)計,而與柔性板輪廓吻合的多線式曲形總線布線會加
    發(fā)表于 09-10 16:37

    如何計算PCB布線阻抗?

    各位pcb設(shè)計師你們好請問PCB布線有關(guān)的如何計算阻抗 收到者求回復(fù)感謝!
    發(fā)表于 09-25 03:18

    Allegro技術(shù)如何助力EDA360目標(biāo)的實(shí)現(xiàn)

    Delivery Network Analysis與Allegro PCB Editor完美結(jié)合,對完全布線PCB進(jìn)行全面的功率權(quán)衡?!?/div>
    發(fā)表于 07-06 17:50

    ALLEGRO PCB ROUTER

    ALLEGRO PCB ROUTER今天領(lǐng)先的互連布線解決方案 Cadence Allegro印制電路板布線器,作為
    發(fā)表于 06-09 15:03 ?0次下載

    高速PCB的布局布線優(yōu)化

    本內(nèi)容詳細(xì)介紹了高速PCB設(shè)計的布局布線優(yōu)化方法,歡迎大家下載學(xué)習(xí)
    發(fā)表于 09-27 16:22 ?0次下載
    高速<b class='flag-5'>PCB</b>的布局<b class='flag-5'>布線</b><b class='flag-5'>優(yōu)化</b>

    allegro pcb editor規(guī)則設(shè)置類別優(yōu)先順序

    allegro pcb editor在規(guī)則設(shè)置之前,必須了解allegro pcb editor
    發(fā)表于 11-22 10:53 ?5803次閱讀
    <b class='flag-5'>allegro</b> <b class='flag-5'>pcb</b> <b class='flag-5'>editor</b>規(guī)則設(shè)置類別優(yōu)先順序

    PCB設(shè)計之Allegro軟件問題

    Allegro是Cadence推出的先進(jìn) PCB 設(shè)計布線工具,也是目前最高端、最主流的PCB軟件代表之一,華為、中興這類大型公司使用的也是Alle
    的頭像 發(fā)表于 10-11 16:40 ?9358次閱讀
    <b class='flag-5'>PCB</b>設(shè)計之<b class='flag-5'>Allegro</b>軟件問題

    3D打印PCB如何幫助阻抗控制的布線

    如果您是超高速 PCB 或高頻 RF 器件的設(shè)計師,那么您將在 PCB 設(shè)計軟件中利用阻抗控制的路由功能。這些工具旨在確保傳輸線的阻抗在其長
    的頭像 發(fā)表于 09-25 18:59 ?1852次閱讀

    如何用單面PCB實(shí)現(xiàn)布線阻抗控制

    單面PCB,沒有地平面,采用雙側(cè)都有地線的共面波導(dǎo)結(jié)構(gòu),就能實(shí)現(xiàn)布線阻抗控制:
    的頭像 發(fā)表于 08-12 14:58 ?1795次閱讀

    使用Allegro PCB Editor制作Logo封裝

    在設(shè)計電路板時,一個漂亮的Logo絲印往往會給電路板增色不少(雖然對電路板的性能并沒有實(shí)質(zhì)性的影響)。對于Allegro PCB Editor,網(wǎng)上有一些教程12,給出了制作Logo的方法,但是
    的頭像 發(fā)表于 06-21 15:33 ?3141次閱讀
    使用<b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>Editor</b>制作Logo封裝

    Allegro X 23.11 版本更新 I PCB 設(shè)計:DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計:DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?809次閱讀
    <b class='flag-5'>Allegro</b> <b class='flag-5'>X</b> 23.11 版本更新 <b class='flag-5'>I</b> <b class='flag-5'>PCB</b> 設(shè)計:DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量
    發(fā)表于 09-23 17:11 ?3次下載
    RM新时代网站-首页