RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

銅互連雙大馬士革工藝的步驟

中科院半導體所 ? 來源:Tom聊芯片智造 ? 2024-12-10 11:28 ? 次閱讀

本文介紹了銅互連雙大馬士革工藝的步驟。

da2d874c-b54b-11ef-93f3-92fbcf53809c.png

如上圖,是雙大馬士革工藝的一種流程圖。雙大馬士革所用的介質(zhì)層,阻擋層材質(zhì),以及制作方法略有差別,本文以圖中的方法為例。

(A) 通孔的形成 在介質(zhì)層(如SiCOH)上沉積光刻膠(Resist),并使用光刻工藝做出掩模圖形。通過干法刻蝕手段,得到通孔。

(B)制作溝槽所需的圖形 完成通孔的刻蝕后,通常會去除原來的光刻膠。旋涂抗反射層,并將通孔填滿,之后會再次涂布光刻膠,做出開槽所需的光刻膠圖形。

(C) 開溝槽 干法刻蝕除去多余的抗反射層,介質(zhì)層等,并去除晶圓表面光刻膠。

(D) 沉積種子層 在刻蝕好的溝槽和通孔內(nèi),使用PVD或CVD沉積Cu種子層和阻擋層。Cu種子層用于電鍍的導電材料。阻擋層主要是Ta或TaN,用于防止銅擴散。

(E) 電鍍銅 使用電鍍工藝,將銅填充到通孔和溝槽中。銅完全填滿后,表面會有過量的銅。使用CMP工藝去除多余的銅和種子層,只保留通孔和溝槽中的銅。

da3c38dc-b54b-11ef-93f3-92fbcf53809c.png

(F)cmp拋光 cmp拋光后,在表面覆蓋阻擋層。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電鍍銅
    +關注

    關注

    0

    文章

    26

    瀏覽量

    8969
  • 光刻工藝
    +關注

    關注

    1

    文章

    29

    瀏覽量

    1825
  • +關注

    關注

    0

    文章

    3

    瀏覽量

    1713

原文標題:銅互連雙大馬士革工藝步驟

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    鐵匠鋪鍛打大馬士革花紋鋼酸洗之后花紋確實夠漂亮鍛打?鐵匠?大馬士革? #硬聲創(chuàng)作季

    IC設計集成電路工藝
    Hello,World!
    發(fā)布于 :2022年09月27日 16:12:07

    如何采用互連大馬士革工藝制作超厚金屬集成電感的概述

    成功開發(fā)超厚介質(zhì)膜的淀積和刻蝕工藝、超厚金屬的電鍍和化學機械研磨等工藝,采用與 CMOS 完全兼容的互連
    的頭像 發(fā)表于 05-19 10:39 ?2w次閱讀

    12吋晶圓集成電路芯片制程工藝與工序后端BEOL的詳細資料說明

    本文介紹集成電路芯片制造后端大馬士革布線多層互聯(lián)及測試等工藝。目的是科普集成電路芯片制造工藝(制程)知識,也可供第六代IGBT和汽車電子器件制造(
    發(fā)表于 04-10 08:00 ?46次下載
    12吋晶圓集成電路芯片制程<b class='flag-5'>工藝</b>與工序后端BEOL的詳細資料說明

    實現(xiàn)3nm技術節(jié)點需要突破哪些半導體關鍵技術

    互連擴展到3nm技術節(jié)點及以下需要多項創(chuàng)新。IMEC認為大馬士革中的單次顯影EUV,Supervia結(jié)構(gòu),半大馬士革工藝以及后段(BEO
    的頭像 發(fā)表于 09-15 17:23 ?7181次閱讀
    實現(xiàn)3nm技術節(jié)點需要突破哪些半導體關鍵技術

    華進半導體專利再次獲評優(yōu)秀獎

    2022年6月10日,第十三屆無錫市專利獎頒獎儀式在新吳區(qū)市場監(jiān)管局二樓會議室召開,華進半導體憑借“一種采用CMP對以聚合物為介質(zhì)層的大馬士革工藝沉積后的表面進行平坦化處理的方法”專利獲評優(yōu)秀獎。
    的頭像 發(fā)表于 06-14 16:51 ?1280次閱讀

    鋁/互連工藝鑲嵌法(AL/Cu Interconnect and Dual Damascenes)

    鋁/互連工藝是指將前段工藝制備的晶體管連接起來的工藝。硅片上的金屬互連
    的頭像 發(fā)表于 11-24 10:21 ?8962次閱讀

    使用半大馬士革工藝流程研究后段器件集成的工藝

    SEMulator3D?虛擬制造平臺可以展示下一代半大馬士革工藝流程,并使用新掩膜版研究后段器件集成的工藝假設和挑戰(zhàn)
    的頭像 發(fā)表于 10-24 17:24 ?863次閱讀
    使用半<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>流程研究后段器件集成的<b class='flag-5'>工藝</b>

    什么是互連?為什么互連非要用大馬士革工藝

    在芯片制程中,很多金屬都能用等離子的方法進行刻蝕,例如金屬Al,W等。但是唯獨沒有聽說過干法刻工藝,聽的最多的互連工藝要數(shù)
    的頭像 發(fā)表于 11-14 18:25 ?8433次閱讀
    什么是<b class='flag-5'>銅</b><b class='flag-5'>互連</b>?為什么<b class='flag-5'>銅</b><b class='flag-5'>互連</b>非要用<b class='flag-5'>雙</b><b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>?

    大馬士革集成中引入空氣間隙結(jié)構(gòu)面臨的挑戰(zhàn)

    幫助imec確定使用半大馬士革集成和空氣間隙結(jié)構(gòu)進行3nm后段集成的工藝假設 ? ? 作者:泛林集團Semiverse? Solution部門半導體工藝與整合工程師Assawer Soussou博士
    發(fā)表于 12-25 14:40 ?322次閱讀
    半<b class='flag-5'>大馬士革</b>集成中引入空氣間隙結(jié)構(gòu)面臨的挑戰(zhàn)

    通過工藝建模進行后段制程金屬方案分析

    及電阻率增加問題,半導體行業(yè)正在尋找替代的金屬線材料。 l 在較小尺寸中,釕的性能優(yōu)于和鈷,因此是較有潛力的替代材料。 隨著互連尺寸縮減,阻擋層占總體線體積的比例逐漸增大。因此,半導體行業(yè)一直在努力尋找可取代傳統(tǒng)
    的頭像 發(fā)表于 04-09 17:11 ?408次閱讀
    通過<b class='flag-5'>工藝</b>建模進行后段制程金屬方案分析

    互連,尚能飯否?

    方案。鑲嵌集成(Dual damascene integration schemes )方案用電鍍和 CMP 等“濕”工藝取代了等離子蝕刻和沉積等“干”步驟。當時,制造商正努力在更復雜的互連
    的頭像 發(fā)表于 07-02 08:40 ?455次閱讀
    <b class='flag-5'>銅</b><b class='flag-5'>互連</b>,尚能飯否?

    降低半導體金屬線電阻的沉積和刻蝕技術

    著提升。通常,銅線的制作流程是用溝槽刻蝕工藝在低介電二氧化硅里刻蝕溝槽圖形,然后通過大馬士革流程用填充溝槽。 但這種方法會生出帶有明顯晶界和空隙的多晶結(jié)構(gòu),從而增加銅線電阻。 為防止大馬士革
    的頭像 發(fā)表于 08-19 11:49 ?398次閱讀
    降低半導體金屬線電阻的沉積和刻蝕技術

    金屬層1工藝的制造流程

    金屬層1工藝是指形成第一層金屬互連線,第一層金屬互連線的目的是實現(xiàn)把不同區(qū)域的接觸孔連起來,以及把不同區(qū)域的通孔1連起來。第一金屬層是大馬士革
    的頭像 發(fā)表于 11-15 09:12 ?231次閱讀
    金屬層1<b class='flag-5'>工藝</b>的制造流程

    大馬士革工藝:利用空氣隙減少寄生電容

    問題。為了應對這些挑戰(zhàn),人們提出了大馬士革(semi-damascene)工藝,特別是在使用釕(Ru)作為互連材料時,這種工藝顯示出了顯著的優(yōu)勢,尤其是通過引入空氣隙來減少寄生電容。
    的頭像 發(fā)表于 11-19 17:09 ?470次閱讀
    半<b class='flag-5'>大馬士革</b><b class='flag-5'>工藝</b>:利用空氣隙減少寄生電容

    大馬士革互連工藝詳解

    芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管,并分配時鐘和其他信號,也為各種電子系統(tǒng)組件提供電源和接地。
    的頭像 發(fā)表于 12-04 14:10 ?640次閱讀
    <b class='flag-5'>大馬士革</b><b class='flag-5'>銅</b><b class='flag-5'>互連</b><b class='flag-5'>工藝</b>詳解
    RM新时代网站-首页