12月11-12日，上海集成電路2024年度產(chǎn)業(yè)發(fā)展論壇暨第三十屆集成電路設(shè)計(jì)業(yè)展覽會(huì)（ICCAD-Expo 2024）在上海成功舉辦。芯行紀(jì)科技有限公司（以下簡稱“芯行紀(jì)”）攜全線產(chǎn)品亮相，以多種互動(dòng)形式展示了數(shù)字實(shí)現(xiàn)EDA產(chǎn)品與人工智能技術(shù)深度融合的優(yōu)異成果。

芯行紀(jì)銷售副總裁孫曉輝也在此次會(huì)議中以《人工智能重塑數(shù)字實(shí)現(xiàn)新未來》為主題，分享了芯行紀(jì)自研工具的智能化程度方面呈現(xiàn)的精彩表現(xiàn)。以下為部分演講實(shí)錄：

很高興和大家分享芯行紀(jì)對(duì)于人工智能如何推動(dòng)數(shù)字實(shí)現(xiàn)EDA發(fā)展的思考與實(shí)踐。我將詳細(xì)介紹我們的技術(shù)、產(chǎn)品及相應(yīng)案例，旨在展示人工智能與EDA結(jié)合所帶來的歷史性變革，并共同展望EDA未來的發(fā)展趨勢(shì)。

在當(dāng)今時(shí)代，大規(guī)模集成電路的規(guī)模日益擴(kuò)大，其中涌現(xiàn)出諸多亟待解決的問題，尤其是幾個(gè)最為基礎(chǔ)、共性且關(guān)鍵的問題。例如處理速度、處理規(guī)模及處理效率等，無論是設(shè)計(jì)、驗(yàn)證還是實(shí)現(xiàn)環(huán)節(jié)，現(xiàn)有EDA工具都會(huì)面臨這些共性問題?，F(xiàn)在，讓我們逐一審視這些問題。

在處理速度方面，以數(shù)字實(shí)現(xiàn)為例，目前先進(jìn)工藝的設(shè)計(jì)通常包含三到四百萬的標(biāo)準(zhǔn)單元，進(jìn)行一次后端處理往往需要超過一周的時(shí)間。隨著設(shè)計(jì)規(guī)模的擴(kuò)大，整個(gè)運(yùn)算時(shí)間將顯著增長。例如，對(duì)于少數(shù)超過一千萬個(gè)標(biāo)準(zhǔn)單元的設(shè)計(jì)，處理時(shí)間可能超過一個(gè)月，這對(duì)于迭代過程來說極為不友好。

其次是處理規(guī)模問題。目前較為理想的數(shù)字后端處理規(guī)模是單個(gè)模塊在五百萬標(biāo)準(zhǔn)單元以下。然而，現(xiàn)實(shí)情況卻大相徑庭，一個(gè)SoC經(jīng)常超過兩億、五億標(biāo)準(zhǔn)單元甚至更多。所以一個(gè)SoC經(jīng)常需要分成數(shù)十甚至數(shù)百個(gè)模塊，這對(duì)人力和機(jī)器資源都構(gòu)成了巨大挑戰(zhàn)，同時(shí)設(shè)計(jì)的最終性能也會(huì)有明顯的損失。

第三個(gè)方面是處理效率。仍以數(shù)字后端為例，因?yàn)樵O(shè)計(jì)流程的復(fù)雜性、設(shè)計(jì)不同階段的一致性、模型的準(zhǔn)確性等問題，后端實(shí)現(xiàn)往往都需要通過多次往復(fù)迭代，來取得設(shè)計(jì)各項(xiàng)指標(biāo)的收斂，動(dòng)輒數(shù)月，才能得到理想的設(shè)計(jì)結(jié)果，這對(duì)于當(dāng)前的市場窗口來說同樣非常不友好。

雖然上述問題是以數(shù)字后端為例介紹的，但在IC設(shè)計(jì)的其他各個(gè)環(huán)節(jié)也存在類似問題。這些問題的疊加，會(huì)體現(xiàn)出巨大的計(jì)算能力瓶頸。但是說到底，這種算力瓶頸本質(zhì)是計(jì)算效率的瓶頸。我們一直在思考如何解決這一問題，并尋求改善其狀況的方法。而人工智能在這方面能夠發(fā)揮重要作用，因此我們?cè)谶@一領(lǐng)域進(jìn)行了更多的思考和實(shí)踐。

接下來，讓我們探討人工智能帶來的賦能。

近年來，人工智能在各行各業(yè)取得了廣泛應(yīng)用，在IC設(shè)計(jì)和EDA行業(yè)也不斷擴(kuò)展其應(yīng)用，并帶來了顯著效果。例如，自動(dòng)設(shè)計(jì)代碼生成技術(shù)可以幫助生成設(shè)計(jì)的RTL代碼、SDC文件等；自動(dòng)測試激勵(lì)生成，可以生成針對(duì)特定設(shè)計(jì)的測試激勵(lì)，或者對(duì)現(xiàn)有測試激勵(lì)進(jìn)行優(yōu)化和補(bǔ)足；在設(shè)計(jì)實(shí)現(xiàn)、生產(chǎn)和測試階段，人工智能可以用于增強(qiáng)模式識(shí)別和模型預(yù)測；在面對(duì)解空間爆炸，人工智能可以自動(dòng)進(jìn)行復(fù)雜解空間探索，從而快速找到最優(yōu)解。

這些人工智能技術(shù)的應(yīng)用，已經(jīng)在IC設(shè)計(jì)中展現(xiàn)出效果，讓整個(gè)設(shè)計(jì)過程更加自動(dòng)化，并實(shí)現(xiàn)更高的性能和效率。尤其在效率提升方面，人工智能技術(shù)的引入可以帶來成百上千倍的收益。返回到物理實(shí)現(xiàn)或數(shù)字實(shí)現(xiàn)領(lǐng)域，我們認(rèn)為最有可能的兩個(gè)方向是設(shè)計(jì)中電路模型的預(yù)測與設(shè)計(jì)空間的探索。

通過機(jī)器學(xué)習(xí)，工具可以獲取更精確的模型來預(yù)測設(shè)計(jì)中存在的問題，比如布線擁塞、信號(hào)之間的干擾、熱效應(yīng)等，這樣就可以給用戶提供更準(zhǔn)確的提前的指導(dǎo)，去做針對(duì)性的調(diào)整，避免后期返工。此外，設(shè)計(jì)空間探索同樣至關(guān)重要。在設(shè)計(jì)性能調(diào)優(yōu)的過程中，面對(duì)繁多的參數(shù)及可能性，設(shè)計(jì)空間是海量的。芯片設(shè)計(jì)的復(fù)雜度在不斷增加，整個(gè)設(shè)計(jì)調(diào)優(yōu)的過程就變得十分漫長，設(shè)計(jì)收斂的挑戰(zhàn)性不斷增大。人工智能技術(shù)可以通過機(jī)器學(xué)習(xí)訓(xùn)練模型，智能地識(shí)別設(shè)計(jì)不同參數(shù)和結(jié)果的復(fù)雜關(guān)系，高效地預(yù)測最優(yōu)性能目標(biāo)的參數(shù)調(diào)整，從而顯著地加速設(shè)計(jì)優(yōu)化收斂的過程。

目前看來，這兩點(diǎn)是人工智能技術(shù)在物理實(shí)現(xiàn)中有效和關(guān)鍵的應(yīng)用。在人工智能技術(shù)和EDA結(jié)合方面，芯行紀(jì)也是重點(diǎn)在這兩個(gè)應(yīng)用方向上發(fā)力的。

作為新一代EDA公司，芯行紀(jì)自成立之初，我們一直在思考如何為客戶提供更大的產(chǎn)品進(jìn)步空間。因此，我們將機(jī)器學(xué)習(xí)技術(shù)、云計(jì)算技術(shù)與數(shù)字實(shí)現(xiàn)技術(shù)相結(jié)合，為客戶提供更具特色、更有附加值的數(shù)字實(shí)現(xiàn)EDA解決方案。在為客戶提供EDA工具的同時(shí)，我們也提供設(shè)計(jì)服務(wù)。我們的團(tuán)隊(duì)過去為多個(gè)國內(nèi)頭部客戶的多款芯片提供過各種類型的設(shè)計(jì)服務(wù)，包括實(shí)現(xiàn)方法學(xué)流程的建立、全芯片或者高性能模塊的物理實(shí)現(xiàn)、性能和效能的調(diào)優(yōu)等等。我們希望能為有需求的客戶提供整體的數(shù)字實(shí)現(xiàn)解決方案。

具體到EDA工具部分，芯行紀(jì)已經(jīng)先后推出了自動(dòng)布局規(guī)劃工具AmazeFP、數(shù)字布局布線平臺(tái)AmazeSys、一站式優(yōu)化修復(fù)工具AmazeECO，以及針對(duì)特定先進(jìn)工藝的DRC快速收斂工具AmazeDRCLite。這些產(chǎn)品已在客戶端實(shí)現(xiàn)商業(yè)化使用，客戶數(shù)量已超過30家。在此基礎(chǔ)上，我們還開發(fā)了自己的智能化機(jī)器學(xué)習(xí)平臺(tái)Amaze*-ME。此外，我們的工具還有一個(gè)顯著特點(diǎn)，即全部自研，連底層的license（許可文件）管理套件也是我們自主研發(fā)的。這一工具在我們所有軟件中一直在使用，并在國內(nèi)眾多客戶中得到了長時(shí)間大量的部署和使用，效果良好。

下面我們看一個(gè)具體的客戶案例。

這是一個(gè)高性能處理器的案例，規(guī)模大概在兩百萬個(gè)標(biāo)準(zhǔn)單元左右，在引入AmazeFP自動(dòng)布局規(guī)劃工具之前，客戶還是用傳統(tǒng)的手動(dòng)方式擺放宏單元，歷經(jīng)多輪迭代，大概耗時(shí)2個(gè)多月。而自AmazeFP工具介入后，從流程構(gòu)建、宏單元布局規(guī)劃至最終布局布線得出PPA數(shù)據(jù)，全程僅用時(shí)一周多。值得注意的是，AmazeFP僅需數(shù)小時(shí)即可完成自動(dòng)化布局規(guī)劃，耗時(shí)主要集中于布局布線階段。從結(jié)果來看，AmazeFP自動(dòng)化生成的布局規(guī)劃在多個(gè)維度上均顯著優(yōu)于用戶手動(dòng)規(guī)劃的結(jié)果。

在此之后，我們又引入了AmazeFP-ME機(jī)器學(xué)習(xí)平臺(tái)。通過自主迭代布局規(guī)劃，AmazeFP-ME在約24小時(shí)內(nèi)提供了最優(yōu)布局規(guī)劃方案。該方案在AmazeFP自動(dòng)化PPA結(jié)果的基礎(chǔ)上實(shí)現(xiàn)了進(jìn)一步提升。整個(gè)流程耗時(shí)不足一周。

這就是我們開創(chuàng)性自主研發(fā)的EDA機(jī)器學(xué)習(xí)平臺(tái)AmazeFP-ME。該平臺(tái)已應(yīng)用于多個(gè)客戶的實(shí)際項(xiàng)目，且其架構(gòu)具備可擴(kuò)展性，能夠拓展至我們多個(gè)物理實(shí)現(xiàn)平臺(tái)的產(chǎn)品，包括AmazeSys等。

我們已經(jīng)看到了AI技術(shù)帶來的顯著收益。

我們相信EDA的未來會(huì)和AI技術(shù)緊密結(jié)合，深度集成。這些結(jié)合會(huì)體現(xiàn)在EDA流程、工具，會(huì)體現(xiàn)在從設(shè)計(jì)到實(shí)現(xiàn)，從前到后的方方面面，從而提供更高性能的EDA解決方案，助力用戶實(shí)現(xiàn)設(shè)計(jì)性能與效率的雙重提升。

關(guān)于芯行紀(jì)

芯行紀(jì)科技有限公司匯聚EDA研發(fā)和技術(shù)支持精英，主營研發(fā)符合3S理念（Smart、Speedy、Simple）、包含新一代布局布線技術(shù)的數(shù)字實(shí)現(xiàn)EDA平臺(tái)，并提供高端數(shù)字芯片設(shè)計(jì)解決方案，助力提升芯片設(shè)計(jì)效率，以科技創(chuàng)新推動(dòng)發(fā)展新質(zhì)生產(chǎn)力。