隨著電子行業(yè)技術(shù)的發(fā)展，特別是在傳輸接口方面，從PCI到PCI Express、從ATA到SATA、從并行ADC接口到JESD204、從RIO到Serial RIO等等，無一都證明了傳統(tǒng)并行接口的速度已經(jīng)達(dá)到瓶頸，取而代之的是速度更快的串行接口，于是原本用于光纖通信的SerDes技術(shù)成為了高速串行接口的主流。串行接口主要應(yīng)用了差分信號傳輸技術(shù)，具有功耗低、抗干擾強(qiáng)，速度快的特點，諸如PCI Express?（PCIe?）Gen4等串行鏈路接口的數(shù)據(jù)傳輸率將達(dá)到雙位千兆級傳輸速率。由此，器件建模、互連建模和分析方法必須不斷發(fā)展，以應(yīng)對不斷減小的設(shè)計余量和當(dāng)今工程師面臨的更具挑戰(zhàn)的合規(guī)標(biāo)準(zhǔn)。本系列文章將從各方面深入分析探討，為了降低風(fēng)險并優(yōu)化設(shè)計，將分析盡可能地推向上游至關(guān)重要，以實現(xiàn)權(quán)衡、可行性研究、元件選擇和約束獲取。

自動合規(guī)性檢查

有了詳細(xì)的布局后互連以及IBIS-AMI模型的正確執(zhí)行，您可以關(guān)注特定的、感興趣的接口（本例中為PCI Express Gen 4）的合規(guī)性檢查。

每個接口都有自己的特定標(biāo)準(zhǔn)。在這種情況下，PCI Express確定了許多眼圖相關(guān)的時域標(biāo)準(zhǔn)、無源互連通道的頻域標(biāo)準(zhǔn)以及滿足特定抖動容限范圍的能力。

單獨評估這些標(biāo)準(zhǔn)可能會非常耗時，特別是，如果需要多次運行來掃描設(shè)計范圍和多個通道模型的情形。用于通用串行鏈路標(biāo)準(zhǔn)的自動合規(guī)工具包通常會提供一些仿真工具，可幫助大幅加快合規(guī)性檢查速度并縮短簽收時間。

圖:PCI Express合規(guī)性檢查

自動掃描關(guān)鍵參數(shù)，并標(biāo)記合規(guī)性故障，可以更好地覆蓋您的串行鏈路設(shè)計，并可幫助檢查您所關(guān)心的其他領(lǐng)域。

圖:PCI Express合規(guī)性檢查結(jié)果

使用合規(guī)性工具包的另一個主要好處是能夠在預(yù)布局階段使用相關(guān)的模板。正如前面所討論的那樣，為可行性權(quán)衡建立早期測試平臺至關(guān)重要。但是在這個階段通常缺乏一些必要模塊的真實模型，有時需要使用“占位符”模型。隨自動合規(guī)套件提供的模板通常會預(yù)先填充實際的拓?fù)浜湍Ｐ?，包括發(fā)射器和接收器的SerDes IBIS-AMI模型的規(guī)范級模型，并根據(jù)該特定標(biāo)準(zhǔn)的規(guī)范中描述的參考參數(shù)進(jìn)行構(gòu)建。這些模板以及與它們相關(guān)的模型為您的布局前測試平臺開發(fā)提供了一個很好的起點，有助于最大限度地減少啟動和運行所需的時間，避免設(shè)計返工。

總結(jié)

本文總結(jié)了該系列的8篇文章，內(nèi)容是關(guān)于“多千兆位串行鏈路接口的SI方法”。本系列中之前的博客文章主題為：

通過“自上而下”的方法將SI推向上游

PCB互連的預(yù)布局建模

IBIS-AMI建模

啟用約束驅(qū)動設(shè)計

高效的互連提取

使用IBIS-AMI模型進(jìn)行仿真

反向信道訓(xùn)練

兩位數(shù)的千兆數(shù)據(jù)速率的串行鏈路接口有其獨特的設(shè)計挑戰(zhàn)。從預(yù)設(shè)計階段開始，自上而下的分析方法可減輕相關(guān)風(fēng)險、并可避免高代價、費時間的重新設(shè)計。這項工作的成果是為了確定約束驅(qū)動物理布局所需的布線規(guī)則。需要特別注意過孔結(jié)構(gòu)來控制插入損耗和回波損耗；將已知良好的過孔結(jié)構(gòu)導(dǎo)入布局的方法至關(guān)重要。需要IBIS-AMI模型來表示在這些數(shù)據(jù)速率下看到的自適應(yīng)均衡和反向信道功能，并且可以根據(jù)需求快速構(gòu)建規(guī)范。“切割和縫合”（“Cut& stitch”）技術(shù)可以運用在需要提取布線后互連提取，在獲得全波仿真精度的同時，避免端到端全波3D提取的計算損失。自動合規(guī)工具包可促進(jìn)串行鏈路設(shè)計的成功簽收，同時為預(yù)布局分析階段提供有價值的起點。