PCIe物理層接口（Physical Interface for PCI Express，PIPE）定義了物理層中的，媒介層（Media Access Layer，MAC）和物理編碼子層（Physical Coding Sub-layer，PCS）之間的統(tǒng)一接口，旨在為提供一種統(tǒng)一的行業(yè)標(biāo)準(zhǔn)。如下圖所示：

其中MAC和PCS都屬于PCIe中的物理層邏輯子層部分，而PMA（Physical Media Attachment Layer）則屬于物理層電氣子層。需要注意的是，PIPE規(guī)范是由Intel提出的行業(yè)建議，并非PCI-SIG規(guī)定的PCIe標(biāo)準(zhǔn)之一。PCIe設(shè)備廠家完全可以自主選擇是否采用PIPE規(guī)范。

由于業(yè)界通常采用SerDes器件（包括FPGA中集成的SerDes模塊）來實現(xiàn)PCIe中的PCS和PMA，所以往往MAC（以及事務(wù)層和數(shù)據(jù)鏈路層等）和PCS/PMA是獨立設(shè)計的，甚至是不同廠家設(shè)計的。為這之間提供統(tǒng)一的行業(yè)標(biāo)準(zhǔn)——PIPE，有助于使不同廠家之間的設(shè)備有更好的兼容性。當(dāng)然，也有很多PCIe設(shè)備完全是由一個廠家設(shè)計的（如部分基于PCIe的ASIC等），此時是否采用PIPE的必要性就不是那么重要了。

隨著高速串行技術(shù)的發(fā)展，各種串行通信技術(shù)的物理層逐漸走向了統(tǒng)一，用戶甚至可以基于FPGA中的SerDes/PCS完成多種高速串行通信接口的設(shè)計。這些通信接口的區(qū)別往往只是體現(xiàn)在高層協(xié)議（數(shù)據(jù)鏈路層與事務(wù)層等），在物理層上（尤其是物理層電氣子層上）基本上是一致的。

雖然PIPE規(guī)范最早是用于PCIe總線中的（從命名方式就可以看出來），但是該規(guī)范的后續(xù)版本逐漸開始支持了其他的串行接口。以Intel發(fā)布的最新版本的PIPE Spec為例（v5.1），該版本涉及PCI Express、SATA、USB、DisplayPort和Converged IO等多種高速串行接口。

USB中的PHY/MAC接口，如下圖所示：

詳細(xì)的PHY/MAC接口（PIPE）的示意圖如下（PCIe、USB等）：