二、 全局時鐘緩沖器/多路復用器

Spartan-6的時鐘緩沖器/多路復用器（BUFG或BUFPLL）可以直接驅動時鐘輸入信號到時鐘線上，或者通過多路復用器在兩個不相關的信號甚至異步時鐘信號中切換。

全局時鐘緩沖器的原語如表2-7所示。

表2-7 全局時鐘緩沖器/多路復用器的原語

(1) BUFGMUX。

BUFGMUX可以作為一個BUFG，或者作為兩個全局時鐘源的多路選擇器在兩個時鐘源之間切換。BUFGMUX只驅動全局時鐘布線資源。通用布線資源也能驅動FPGA邏輯觸發(fā)器上的時鐘輸入，但是通常不推薦使用，因為通用布線資源有較高的SKEW。

如圖2-6所示，BUFGMUX是具有兩個時鐘輸入I1 和I0、一個時鐘輸出O和一條選擇線S的時鐘緩沖器，可以消除兩個時鐘源之間切換時產(chǎn)生毛刺信號。選擇線S必須滿足建立時間要求，違反這一建立時間可能導致毛刺信號。

選擇線S翻轉選擇另一個時鐘源輸出時，輸出保持在一個非活動態(tài)直到下一個有效時鐘沿到來。當兩個時鐘切換時，輸出電平可以為高電平或低電平，缺省為低電平。交叉解耦寄存器確保了BUFGMUX 輸出不會產(chǎn)生一個時鐘脈沖邊沿。
當S輸入改變時，輸出保持為Low，直到另一（待選）時鐘從High 轉為Low。然后，新的時鐘開始驅動輸出，如表2-8 所示，由于輸入第一個低到高的跳變輸出不翻轉，所以，輸出不會比最短輸入時鐘脈沖短。

S輸入為低，選擇時鐘輸入I0；S輸入為高，選擇時鐘輸入I1。BUFGMUX還具有內(nèi)置可編程極性，等效于交換I0和I1。每個觸發(fā)器可以對時鐘信號進行極性設置，確定上升沿或下降沿觸發(fā)，避免產(chǎn)生兩個不同的時鐘信號。

表2-8 BUFGMUX功能表

(2) BUFGMUX_1。

BUFGMUX_1和BUFGMUX功能相同，區(qū)別在于BUFGMUX_1對上升沿敏感，并且在輸入切換之前保持為High。

(3) BUFG。

如圖2-7所示，BUFG其實就是具有一個時鐘輸入和一個時鐘輸出的時鐘緩沖器，它也是Virtex 和Spartan器件中時鐘緩沖器的通用原語。

?

圖2-7 BUFG的原語

(4) BUFGCE 和BUFGCE_1。

BUFGCE是具有一個時鐘輸入、一個時鐘輸出和一條時鐘使能線的時鐘緩沖器。當時鐘使能CE為高，輸入I 經(jīng)緩沖器輸出；當CE為低（非激活狀態(tài)），輸出O為低。其原語如圖2-8所示。

?

圖2-8 BUFGCE的原語

BUFGCE_1與BUFGCE功能相同，不同的是，當時鐘使能CE為低時，輸入I 經(jīng)緩沖器輸出；當CE為高（非激活狀態(tài)），輸出O為高。