本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于用
2019-07-01 07:38:06
。FPGA采用Altera 公司的40nm Stratix IV 系列FPGA。通過(guò)SRIO協(xié)議，DSP可與FPGA的進(jìn)行高速通信。由于集成了DSP和FPGA各自優(yōu)點(diǎn)，HPS6678可在高速無(wú)線通信、多媒體系統(tǒng)、雷達(dá)及衛(wèi)星系統(tǒng)、醫(yī)療系統(tǒng)、高清圖像處理等多個(gè)領(lǐng)域中發(fā)揮重要的作用。
2019-09-24 08:29:12
為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求，設(shè)計(jì)了以多DSP（數(shù)字信號(hào)處理器TMS320C6416）和現(xiàn)場(chǎng)可編程門陣列（FPGA）相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2021-04-28 06:14:48
有限的不足，而且提高了監(jiān)控資源的利用率，降低了監(jiān)控成本?！ ? 系統(tǒng)硬件結(jié)構(gòu) 采用DSP+FPGA的硬件結(jié)構(gòu)方案，利用DSP和FPGA控制MAX4312選通所需要的視頻通道，從而達(dá)到在多路視頻通道間進(jìn)行切換的目的。系統(tǒng)結(jié)構(gòu)框圖如
2012-12-12 17:00:21
隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計(jì)中越來(lái)越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來(lái)。文中設(shè)計(jì)的基于DSP和FPGA的系統(tǒng)結(jié)構(gòu)，實(shí)現(xiàn)了人機(jī)交互和各種圖形圖像的輸出顯示，而且可以達(dá)到動(dòng)態(tài)顯示的效果。
2019-09-26 08:28:04
會(huì)受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案，利用FPGA的容量大、可編程實(shí)現(xiàn)很多功能，結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡(jiǎn)潔，結(jié)構(gòu)靈活，通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無(wú)線電的思想，是采用通用平臺(tái)的設(shè)計(jì)。?
2019-07-29 06:08:47
ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和維護(hù)很方便。DSP＋FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)
2019-09-19 08:21:16
的重點(diǎn)是以DSP+FPGA為核心的視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)，可以完成多路視頻的切換選擇輸出控制和視頻縮放顯示的功能，同時(shí)具備通信控制等功能。
2019-06-20 06:34:25
FPGA一般用來(lái)控制整個(gè)系統(tǒng)的時(shí)序，本設(shè)計(jì)采用集成微處理器的FPGA，同時(shí)完成信號(hào)模擬和時(shí)序控制的功能，改變了以往信號(hào)處理DSP+FPGA中FPGA作為協(xié)處理器的模式[1-3]。整個(gè)設(shè)計(jì)僅需要具有嵌入
2019-07-15 06:48:33
為了實(shí)現(xiàn)—是彈武器瞄準(zhǔn)自動(dòng)化，本文設(shè)計(jì)了基于DSP和FPGA的高速高精確度雙通道CCD圖像采集系統(tǒng)，采用QUartuBn在AJtera的FPGA器件CYCLONEII上設(shè)計(jì)了CCD驅(qū)動(dòng)時(shí)序電路，采用
2014-11-07 14:54:07
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程?！ ?b class="flag-6" style="color: red">實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于
2019-06-28 08:10:26
圖像數(shù)據(jù)處理的工作原理是什么？基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)？
2021-06-02 06:54:28
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。 實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于
2019-06-19 06:12:05
今天給大俠帶來(lái)基于FPGA的實(shí)時(shí)圖像邊緣檢測(cè)系統(tǒng)設(shè)計(jì)，由于篇幅較長(zhǎng)，分三篇。今天帶來(lái)第一篇，上篇，話不多說(shuō)，上貨。
這里也超鏈接了中篇和下篇，方便各位大俠參考學(xué)習(xí)?；?b class="flag-6" style="color: red">FPGA的實(shí)時(shí)圖像邊緣檢測(cè)系統(tǒng)
2023-06-21 18:47:51
基于GFO算子（廣義模糊算子）的圖像增強(qiáng)算法如何去實(shí)現(xiàn)？怎樣對(duì)圖像增強(qiáng)算法進(jìn)行分析？
2021-06-04 06:24:35
圖像跟蹤系統(tǒng)。一方面，采用雙DSP體系結(jié)構(gòu)實(shí)現(xiàn)系統(tǒng)任務(wù)的并行劃分使本系統(tǒng)具備極高的運(yùn)算處理速度;另一方面，現(xiàn)場(chǎng)可編程邏輯器件FPGA的引入使系統(tǒng)的靈活性也得到極大的提高。而將兩者結(jié)合可使本系統(tǒng)充分體現(xiàn)新一代機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)更快速、更精確、更靈活的特點(diǎn)。
2019-07-02 06:57:27
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。那么，我們?cè)撛趺蠢?b class="flag-6" style="color: red">FPGA與ADSP TS201設(shè)計(jì)總線接口呢？
2019-08-09 06:56:11
在從圖像源到終端顯示的過(guò)程中，電路噪聲、傳輸損耗等會(huì)造成圖像質(zhì)量下降，為了改善顯示器的視覺(jué)效果，常常需要進(jìn)行圖像增強(qiáng)處理。圖像增強(qiáng)處理有很強(qiáng)的針對(duì)性，沒(méi)有統(tǒng)一的*價(jià)標(biāo)準(zhǔn)，從一般的圖片、視頻欣賞角度來(lái)說(shuō)，濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺(jué)效果。
2019-10-21 07:52:08
隨著紅外探測(cè)技術(shù)迅猛的發(fā)展，當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來(lái)越大，速度要求也越來(lái)越快，利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí)，有時(shí)就顯得有些捉襟見(jiàn)肘了
2019-11-08 06:31:26
、成本上的優(yōu)勢(shì)是巨大的?！ 〕松鲜鰞煞N方案，還有
DSP+FPGA方案，以及選擇內(nèi)部嵌入
DSP模塊的
FPGA實(shí)現(xiàn)
系統(tǒng)的方案?！?/div>
2019-06-19 08:02:03
大多選用這種算法。硬件實(shí)現(xiàn)上，最初是采用單片DSP芯片實(shí)現(xiàn)，其原理為：圖像數(shù)據(jù)實(shí)時(shí)的傳輸給DSP，DSP接收完1塊數(shù)據(jù)后，再對(duì)整塊數(shù)據(jù)進(jìn)行增強(qiáng)處理，這樣勢(shì)必會(huì)造成時(shí)間的延遲，不能滿足精確制導(dǎo)武器系統(tǒng)實(shí)時(shí)性的要求。后來(lái)硬件結(jié)構(gòu)發(fā)展為采取DSP，FPGA芯片相結(jié)合的方式。
2019-08-16 07:10:22
隨著紅外探測(cè)技術(shù)迅猛的發(fā)展，當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來(lái)越大，速度要求也越來(lái)越快，利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí)，有時(shí)就顯得有些捉襟見(jiàn)肘了
2019-08-23 08:29:27
FPGA是如何實(shí)現(xiàn)圖像的邊緣檢測(cè)的？怎樣去設(shè)計(jì)一種基于FPGA的實(shí)時(shí)圖像邊緣檢測(cè)系統(tǒng)？
2021-10-19 10:10:23
。而傳統(tǒng)的視頻增強(qiáng)技術(shù)，例如直方圖均衡化在視頻序列的實(shí)時(shí)處理中效果并理想 。針對(duì)以上問(wèn)題，提出一種交通監(jiān)控系統(tǒng)，利用無(wú)線通信傳輸視頻信息，并在服務(wù)器端采用改進(jìn)單尺度 Retinex 算法獲得去霧后
2022-09-15 17:52:16
今天給大俠帶來(lái)基于FPGA的實(shí)時(shí)圖像邊緣檢測(cè)系統(tǒng)設(shè)計(jì)，由于篇幅較長(zhǎng)，分三篇。今天帶來(lái)第二篇，中篇，話不多說(shuō)，上貨。導(dǎo)讀隨著科學(xué)技術(shù)的高速發(fā)展，FPGA在系統(tǒng)結(jié)構(gòu)上為數(shù)字圖像處理帶來(lái)了新的契機(jī)。圖像中
2021-07-28 06:06:26
有朋友用DSP做出過(guò)圖像去霧嗎？最近在做這個(gè)遇到一些問(wèn)題。有做過(guò)的朋友可以聯(lián)系我，能給我助攻的我可以支付一定的費(fèi)用~
2017-05-08 20:08:04
如題：要實(shí)現(xiàn)實(shí)時(shí)圖像識(shí)別出，開(kāi)發(fā)板采用DSP ,還是ARM dsp,還是DSP FPGA哪個(gè)?
2014-04-29 21:31:34
請(qǐng)教電力電子方向里dsp+FPGA架構(gòu)的案例
2018-12-10 18:32:58
本文設(shè)計(jì)了一種基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)。
2021-06-07 06:39:43
摘要：為了改善實(shí)時(shí)圖像輸出質(zhì)量，研究基于SDI接口的增強(qiáng)顯示系統(tǒng)軟硬件設(shè)計(jì)。利用模塊化思想提出一個(gè)基于SDI接口輸出的硬件架構(gòu)，以FPGA作為處理核心，通過(guò)2片SRAM的雙緩存結(jié)構(gòu)實(shí)現(xiàn)圖像的乒乓控制
2019-06-21 05:00:07
基于FPGA的小型微光視頻圖像增強(qiáng)處理系統(tǒng)Mini Low-level-light Video Image Enhancement Processing System Based on FPGA
摘要:為微光視頻圖像的實(shí)時(shí)增強(qiáng)設(shè)計(jì)了一套可應(yīng)用于空間狹小環(huán)境中
2009-01-11 12:11:18
34 為了實(shí)現(xiàn)夜間圖像的實(shí)時(shí)增強(qiáng)，本文設(shè)計(jì)了基于DSP 的夜間圖像實(shí)時(shí)增強(qiáng)系統(tǒng)，然后對(duì)Ardely 提出的DADPEQU 夜間圖像增強(qiáng)方法進(jìn)行了改進(jìn)，提出了基于有效黑暗連通集的增強(qiáng)算法，取得
2009-07-07 13:07:2314 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢(shì)，并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例，重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞：DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115 簡(jiǎn)要分析了DSP＋FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性，并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開(kāi)發(fā)，提出在此類系統(tǒng)中，FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵問(wèn)題，并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:4424 為了在梳棉機(jī)上實(shí)現(xiàn)在線檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-02-24 14:06:0518 對(duì)于嵌入式折反射全景視頻處理系統(tǒng)，由于計(jì)算量大，一般采用多處理器協(xié)同的結(jié)構(gòu)，但在該結(jié)構(gòu)下多個(gè)處理器之間需要進(jìn)行高速的數(shù)據(jù)通信。該文提出一種基于DSP+FPGA 架構(gòu)的雙核
2010-03-06 11:03:4610
提高顯示器的視覺(jué)效果，提出增強(qiáng)比度擴(kuò)展和色飽和度兩種算法，來(lái)對(duì)彩色圖像進(jìn)行增強(qiáng)處理，為滿足視頻信號(hào)的實(shí)時(shí)性要求，應(yīng)用FPGA構(gòu)造高速圖像處理系統(tǒng)。實(shí)驗(yàn)結(jié)
2010-07-10 15:23:0749 為了在梳棉機(jī)上實(shí)現(xiàn)在線檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-07-17 17:25:0910 摘? 要： 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，結(jié)合DSP和FPGA性能的比較，提出了一種在性能、靈活性和性價(jià)比上都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 引言 隨
2006-03-11 13:29:42
670 
基于DSP的實(shí)時(shí)圖像處理系統(tǒng)
引言
本文設(shè)計(jì)了基于TMS320C6000系列DSP的MPEG-4編碼器。將攝像頭獲取的圖像以MPEG-4標(biāo)準(zhǔn)進(jìn)行實(shí)時(shí)壓縮并通過(guò)VGA實(shí)時(shí)顯示，
2009-11-23 17:26:404938 
基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)
介紹了基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)通過(guò)兩片TMS320C6201作為系統(tǒng)計(jì)算中心,通過(guò)可重構(gòu)成的FPGA計(jì)算系統(tǒng)獲得系
2009-12-08 14:25:351009 
基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來(lái)記錄信息的
2009-12-16 10:20:55576 
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)
一、前言 ?
本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作，是整個(gè)通信設(shè)備的重要組成部分。該控制系統(tǒng)要實(shí)現(xiàn)的功能
2009-12-22 17:44:41870 
基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)
1.引言
隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標(biāo)跟蹤
2010-01-13 10:39:491115 
目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此，筆者提出一種多DSP+FPGA的
2010-11-27 10:35:051386 
摘要：本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，提出了一種在性能、靈活性和性價(jià)比方面都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 關(guān)鍵詞：TD-SCDMA；基帶處理；DSP；FPGA
2011-03-02 01:38:4160 DSP+FPGA混用設(shè)計(jì) 為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈活、通信能力強(qiáng)大的
2011-09-08 11:55:371550 
針對(duì)目前國(guó)內(nèi)外大多數(shù)紅外圖像自動(dòng)跟蹤系統(tǒng)采用DSP＋FPGA 結(jié)構(gòu)，系統(tǒng)存在設(shè)計(jì)電路復(fù)雜、成本高、實(shí)時(shí)性較差等缺點(diǎn)，開(kāi)發(fā)出在單片現(xiàn)場(chǎng)可編程門陣列（FPGA）中實(shí)現(xiàn)以NiosⅡ軟核處理器
2011-09-13 17:29:5477 針對(duì)兩軸電視經(jīng)緯儀動(dòng)基座跟蹤目標(biāo)時(shí)，視軸無(wú)法隔離載體擾動(dòng)造成圖像旋轉(zhuǎn)現(xiàn)象，提出一種基于數(shù)學(xué)平臺(tái)的電子消旋方法，采用捷聯(lián)式慣導(dǎo)+DSP+FPGA的硬件系統(tǒng)通過(guò)反向旋轉(zhuǎn)和雙線性插
2011-09-14 16:27:2338 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:407272 
為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控
2012-10-16 11:02:472706 
基于DSP和FPGA技術(shù)的細(xì)胞圖像采集系統(tǒng)設(shè)計(jì)
2016-08-26 12:57:5215 基于FPGADSP的實(shí)時(shí)圖像消旋系統(tǒng)，下來(lái)看看
2016-08-26 12:58:194 基于FPGA的JPEG實(shí)時(shí)圖像編解碼系統(tǒng)
2016-08-29 16:05:0115 基于FPGA的微光視頻圖像增強(qiáng)系統(tǒng)，下來(lái)看看
2016-08-29 23:23:5515 實(shí)時(shí)圖像增強(qiáng)算法改進(jìn)及FPGA實(shí)現(xiàn)，下來(lái)看看
2016-09-17 07:28:2414 基于FPGA＋DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:359 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷
2017-03-16 09:28:512 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:3119 基于DSP和FPGA的模塊化實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)
2017-10-23 14:09:429 所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像，FPGA將CMOS采集的Bayer格式的
2017-10-26 15:44:562 所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像，FPGA將CMOS采集的Bayer格式的
2017-10-31 17:00:3412 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:402373 
為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求，設(shè)計(jì)了以多DSP（數(shù)字信號(hào)處理器TMS320C6416）和現(xiàn)場(chǎng)可編程門陣列（FPGA）相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2017-11-18 12:34:024034 
本文主要介紹了一種基于DSP＋FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，DSP-BF561作為主處理器，負(fù)責(zé)整個(gè)算法的調(diào)度和數(shù)據(jù)流的控制，完成圖像數(shù)據(jù)的采集與顯示及核心算法的實(shí)現(xiàn)，FPGA作為DSP的協(xié)處理器，依托其高度的并行處理能力，完成圖像預(yù)處理中大量的累乘加運(yùn)算。實(shí)驗(yàn)證明系統(tǒng)達(dá)到了實(shí)時(shí)性要求。
2017-12-25 10:39:474504 
實(shí)時(shí)視頻信號(hào)處理的實(shí)時(shí)性和跟蹤算法的復(fù)雜性是一對(duì)矛盾，為此采用DSP＋FPGA 的架構(gòu)設(shè)計(jì)，同時(shí)滿足實(shí)時(shí)性和復(fù)雜性的要求，提高了系統(tǒng)的整體性能。DSP 作為主處理器，利用其高速的運(yùn)算能力，快速有效地
2018-12-18 19:27:4615 與FPGA結(jié)合在一起，組成DSP+FPGA架構(gòu)，實(shí)現(xiàn)了需求獨(dú)特、靈活、功能強(qiáng)大的DSP+FPGA高速數(shù)據(jù)采集處理系統(tǒng)。
2020-02-12 13:42:303657 為了改善紅外圖像的成像質(zhì)量，根據(jù)紅外圖像的特點(diǎn)，提出了一種改進(jìn)的拉普拉斯銳化算法——受限拉普拉斯銳化算法，并采用DSP+FPGA的架構(gòu)進(jìn)行實(shí)時(shí)處理。對(duì)普通拉氏銳化算法和受限拉氏銳化算法的處理效果進(jìn)行比較。受限拉氏銳化算法有效地控制了圖像的噪聲，使處理后的圖像邊緣更加清晰，又保護(hù)了圖像的細(xì)節(jié)。
2021-01-25 16:04:006 針對(duì)兩軸電視經(jīng)緯儀動(dòng)基座跟蹤目標(biāo)時(shí)，視軸無(wú)法隔離載體擾動(dòng)造成圖像旋轉(zhuǎn)現(xiàn)象，提出一種基于數(shù)學(xué)平臺(tái)的電子消旋方法，采用捷聯(lián)式慣導(dǎo)+DSP+FPGA的硬件系統(tǒng)通過(guò)反向旋轉(zhuǎn)和雙線性插值對(duì)圖像進(jìn)行消旋和填充
2021-02-01 16:11:033 FPGA，通過(guò)并行處理結(jié)構(gòu)及流水線技術(shù)，可實(shí)時(shí)處理每秒50幀780×582×12bits的可見(jiàn)光圖像。在處理視頻的過(guò)程中，由前一幀圖像的直方圖信息，來(lái)增強(qiáng)后一幀圖像。理論分析和實(shí)驗(yàn)結(jié)果均表明，該算法克服了直方圖均衡及平臺(tái)直方圖均衡增強(qiáng)
2021-02-03 15:21:0010 以FPGA為系統(tǒng)核心，為微光視頻圖像的實(shí)時(shí)增強(qiáng)設(shè)計(jì)了一套可應(yīng)用于空間狹小環(huán)境中的小型化處理系統(tǒng)。利用Ahera公司提供的IP Core，通過(guò)12C總線初始化編解碼芯片，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，使系統(tǒng)運(yùn)行更加可靠。應(yīng)用在微光視頻圖像系統(tǒng)中，使圖像增強(qiáng)效果更加明顯。
2021-03-18 16:39:4911 該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上，介紹了順序形態(tài)變換硬件實(shí)現(xiàn)的圖像處理系統(tǒng)．該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu)，利用FPGA的可重構(gòu)特性將其中一片FPGA作為協(xié)處理器可以實(shí)現(xiàn)不同的圖像處理
2021-04-01 11:21:468 ，系統(tǒng)實(shí)時(shí)性較差的問(wèn)題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫結(jié)構(gòu)相結(jié)合，實(shí)現(xiàn)了圖像數(shù)據(jù)的緩存與提取，節(jié)省了存儲(chǔ)芯片所占用的片上空間，并且利用圖像預(yù)處理重復(fù)率高，但算法相對(duì)簡(jiǎn)單的特點(diǎn)和FPGA數(shù)據(jù)并行處理，結(jié)合流水線的結(jié)構(gòu)，大大
2023-06-15 15:20:02876 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論